VIP（验证IP）研发工程师 北京、深圳、上海、西安、成都 全职 研发 - 电子 / 半导体 职位描述 1.使用SystemVerilog / C / SystemC 开发用于 Simulation、Emulation、FPGA prototyping等多种验证平台的各类总线或接口VIP，如 AMBA、Ethernet、PCIe、USB 等2.帮助客户分析和解决VIP的使用需求和技术挑战，解决客户在使用VIP过程中遇到的问题3.配合公司Simulator、Emulator等验证平台产品研发部门测试VIP在这些验证平台上的功能和性能 职位要求 1.熟练掌握SystemVerilog和UVM，有UVC或SoC 验证平台开发经验2.熟悉AMBA、Ethernet、USB、PCIe等总线和接口协议的一种或多种3.有 SystemC 或 C++ 建模经验者优先4.有Emulator, FPGA prototyping使用经验者优先5.自我激励，以团队为导向，善于沟通 投递...
General Information Job Title Validation / Verification Engineer Job ID 18216 Country China City Shanghai Date Posted 10-Jul-2026 Job Category Engineering Job Subcategory Validation / Verification Eng Hire Type Employee Remote Eligible No Descriptions & Requirements
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Responsible for scheduling, designing, developing, and supporting IP models of system level memory such
原型验证工程师/专家 上海、杭州 全职 生产 / 制造 / 加工 - 电子 / 电器 / 半导体 / 仪器 / 仪表 职位描述 1. 独立搭建原型验证平台，构建原型验证case，并最终完成原型验证的signoff工作；2、从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA)。3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例.5. 维护仿真系统，支持软件团队在仿真平台上的工作。 职位要求 1. 具备丰富的原型验证经验，熟悉原型平台EMU和FPGA(Palladium, zebu, HAPS,等)2. 至少具备以下几个方面的领域知识之一： a. 精通CPU core(RISCV)，多核一致性，总线访存，MMU，性能等方面的验证 c. 精通Mesh总线, 如总线通路，一致性，流控，RAS等验证
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Responsibilities: Working in Cadence Flagship Emulation and Prototyping product line; Responsible for designing, developing, modifying and productizing
Responsibilities: End-to-End Project Ownership: Own SoC program execution from project definition through tape-out and post-silicon support. Ensure on-time, high-quality delivery of key milestones and coordinate engineering support during silicon bring-up, validation, and debug. Technical Leadership: Drive
