NPU设计专家 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 职位描述- 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题职位要求- 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等 职位要求 加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...
NPU设计专家（高阶） 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 职位描述- 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题职位要求- 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等 职位要求 加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...
NPU设计专家 北京、上海、杭州 全职 研发 - 电子 / 半导体 职位描述 - 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题 职位要求 - 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...
NPU IP 设计专家 上海、北京 全职 互联网 / 电子 / 网游 职位描述 职责:1.参与NPU系统的RTL设计2.根据微架构设计文档,独立完成重要模块比如指令队列,标量核,总线接口模块等模块的设计3.支持验证团队,配合验证完成覆盖率的分析与优化4.根据需求进行性能、功耗、面积迭代优化,对接中后端团队完成后端设计5.支持数字电路从RTL到GDSII的实现:逻辑综合,形式验证,低功耗分析优化,以及时钟分析、时序约束、STAsignoff等工作6.支持综合、Formal,Timingflow的搭建和维护任职资格:计算机、电子工程及相关专业硕士毕业,3年以上芯片架构/前端设计经验熟练掌握Verilog、VHDL等设计语言,熟悉IP设计其中一种:crossbar/noc架构、向量加速器、数值计算、内存管理、数据搬运等熟练使用EDA,如Spyglass、VCS、Verdi、DC、primetime、Formality等相关设计工具熟悉前端设计流程,包括RTL,验证,综合,STA等加分项:熟悉NPU体系结构,熟悉AI算法,如llama,Transformer等有低功耗设计经验,熟悉PowerArtist,PTPX等有中端经验,熟悉SDC设计有AI芯片成功设计经验 职位要求 - 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
Job Description: Rakuten International oversees 7 businesses with over 4,000 employees globally. The brand is recognized for its leadership and innovation in e-commerce, digital content, advertising, entertainment and communications, bringing the joy of discovery and access
芯片中端实现工程师 上海、合肥 社招 全职 数字技术 - 芯片研发 本科及以上 1-3 年 职位描述 职位详情：1. 负责模块或者子系统级别RTL to NETLIST交付，包含SDC/UPF整合和质量检查。2. 负责模块或者子系统级别SYN优化，function ECO和formal check。3. 负责模块或者子系统级别UPF整合和low power check。4. 负责模块或者子系统级别SDC整合和timing check。5. 带领后端人员完成模块或者子系统级别timing closure并产生后仿真SDF。6. 参与先进工艺中后端流程设计和调优。 职位要求 职位要求：1. 相关专业本科及以上学历。2. 熟悉linux操作系统和基本csh/tcl/python语言，有一定编程能力。3. 熟悉genus/design compiler 等综合实现流程，对综合和后端流有一定的了解。4. 熟悉primetime/xtop等时序分析和修复工具。5. 熟悉formal check/low power
校招-数字后端开发工程师 合肥 校招 正式 数字技术 - 芯片研发 硕士及以上 2027届校园招聘-正式批 职位 ID：A106703 职位描述 1. 负责模块级别后端设计； 2. 配合IP设计做前期综合后端评估，确保PPA可实现； 3. 配合顶层提供辅助设计； 4. 模块级别后端signoff收敛。 职位要求 1. 微电子、电子工程等相关专业硕士及以上学历，对后端实现有浓厚兴趣; 2. 了解block level floorplan/powerplan; 3. 了解block cts 策略; 4. 了解block level IR/STA/PV signoff
Company: Qualcomm China Job Area:Engineering Group, Engineering Group Hardware Applications Engineering General Summary: Job Overview We are looking for a senior ASIC NPI (New Product Introduction) Support Engineer with rich end-to-end chip delivery experience. This role
Company: Qualcomm China Job Area:Interns Group, Interns Group Interim Engineering Intern - SW General Summary: 1. Handle synthesis/DFT logic insertion and ATPG pattern generation. 2. Handle physical design tasks from verilog netlist to GDS. 3. Handle