VisionDSP开发(架构+算子) 上海 全职 芯片板块 职位描述 1、精通Cadence Tensilica Vision DSP(P/Q系列)硬件架构,基于SIMD/VLIW、向量寄存器、iDMA等特性,设计并实现CNN/Transformer/视觉基础算子(Conv、GEMM、LayerNorm等)。2、用C/C++、Xtensa汇编/Intrinsic开发算子,结合TIE指令扩展优化性能,解决访存墙、指令并行等瓶颈,逼近硬件理论峰值。3、对接ONNX/PyTorch/XNNC框架,完成算子编译器适配、模型部署验证,解决兼容性与精度问题。4、负责算子库迭代、自动化测试,指导初级工程师,反馈硬件架构优化建议,推动技术沉淀。 职位要求 1、本科及以上,计算机/电子工程/微电子相关专业。2、5-10年Cadence Vision DSP(P6/Q6/Q7/Q8)开发经验,有完整算子库/模型部署项目经验。3、精通Xtensa ISA、SIMD/VLIW架构,熟练用C/C++、Xtensa汇编/Intrinsic开发优化算子;熟悉TIE指令扩展、XT-XRAY等工具。4、深入理解CNN/Transformer算子原理,掌握PTQ/QAT量化算子开发;具备访存优化、指令级调优、多核并行优化能力。5、加分项:1)有车载ASIL-B/D功能安全开发、XNNC编译器开发经验。2)熟悉OpenCV/NNAPI,有端侧AI模型部署经验;了解CEVA/Qualcomm Hexagon等其他DSP。 投递...