底盘悬架系统产品质量高级经理 北京、上海、常州 全职 职能 / 支持 - 质量管理 / 项目管理 职位描述 负责底盘悬架系统全生命周期质量管理工作，包括项目质量、投产阶段及生命周期阶段的质量管理，具体如下：新项目工作与项目质量&工厂质量共同负责新开发悬架系统项目阶段的质量管理工作，设定底盘系统系统及关键零部件质量目标，编制质量保证计划并推进实施；参与评审关键零部件技术规范和变化点管理等；新项目阶段负责组建悬架系统关键零部件质量专项小组，并推动小组对供应商质量保证能力、零部件设计状态与要求、试验验证有效性以及历史问题规避进行充分评估，识别并消除开发中的潜在质量风险；跟踪新车开发的全过程，参与新车型底盘悬架系统零部件各阀点质量认可工作。售后质量工作负责监控底盘悬架系统零部件质量担保期内售后故障率/索赔费用，以及市场舆情；负责底盘悬架系统售后质量问题及客户满意度问题在技术层面的分析、解决；负责分析和判定底盘悬架系统售后质量问题的根本原因，并协调相关部门制定相关零件的质量能力提升措施并切实推进；针对底盘悬架系统相关的强烈用户抱怨，协同市场部门对问题车辆进行及时分析处置；及时分析并处置底盘悬架系统零件导致的重大售后质量风险，为车辆召回方案的制定做出充分准备；整理分类底盘悬架系统质量问题，提炼归纳Lessons Learned， 为新车型开发前期提供质保要求；协调与公司其他部门进行工作沟通交流； 职位要求 理工科专业，本科及以上学历，车辆工程专业优先；8年以上整车底盘悬架系统相关岗位工作经验，有研发与供应商质量管理经验者优先，有全主动悬架（全主动悬架、全主动减振器、CDC电磁阀，内置蓄能器，主动液压泵等）设计开发与供应商质量管理经验者优先；熟悉全主动悬架系统的原理（包括全主动悬架、全主动减振器、CDC电磁阀，内置蓄能器，主动液压泵等部分）的优先；具备可独立完成全主动悬架系统的设计、开发和测试，确保其性能符合标准评审能力者优先；具备独立设计全主动悬架系统的能力者优先（掌握主流全主动悬架系统的特点和应用范围，具备降本和性能提升的能力，同时具备问题分析和解决能力，能够在产品调试和售后过程中提供技术支持）； 掌握底盘悬架系统相关专业知识；熟悉QC七大手法和五大工具；具有较强的抗压能力与学习能力，认真细致。具有高度的协调、沟通、分析、汇报能力。 投递...
SOC设计工程师（顶层集成） 上海、北京 全职 互联网 / 电子 / 网游 职位描述 1. 负责SoC 顶层集成，能够用脚本加速集成设计。2. 负责全芯片的CRG设计，能够跟后端team 配合，在设计阶段能够考虑到后端实现的需求，减少前后端时钟相关的迭代。3. 负责全芯片Debug 系统、pinmux、ATE测试等方案。4. 负责编写芯片顶层的SDC和全芯片TOP Flatten SDC。5. 负责芯片的低功耗设计，交付UPF。6. 负责lint、cdc、rdc等flow 职位要求 - 投递...
芯片设计工程师-RTL方向 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 1.根据架构需求文档，输出芯片设计文档 2.负责相关模块RTL设计和优化，满足有竞争力的性能， 功耗和面积需求 3.负责RTL Lint，SDC，STA分析，CDC/RDC检查，配合后端团队完成芯片物理实现，实现时序收敛，满足物理验证需求 4.配合验证团队，完成芯片的功能验证和调试，实现覆盖率收敛 职位要求 1.本科以上学历 2.两年以上工作经验，熟悉前端数字设计流程和工具 (Synthesis，lint，DFT，simulator等) 3.沟通能力良好，有团队合作精神 加分项:1.有大型活动项目RTL顶层集成经验2.任何类型的片上网络相关经验，低功耗设计优化、时钟复位网络设计经验3.熟练的脚本需要编写能力(tcl，shell，python） 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
【27届校招】设计交付工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。 职位要求 1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC
数字设计工程师 北京、上海、深圳、中国香港 全职 研发 - 电子 / 半导体 职位描述 1. 负责数字芯片核心模块的 RTL 设计、优化与交付，确保功能、时序及低功耗要求达标。2. 根据架构方案完成微架构拆分、接口规格设计，处理跨时钟域、复杂数据通路等关键技术点。3. 参与 DV、PD、DFT 协同流程，配合完成设计收敛、静态时序分析（STA）与功能验证问题定位。4. 配合架构团队进行性能建模，支持 Pre-silicon 调试，参与部分 Post-silicon 问题排查。5. 关注前沿设计方法和 EDA 工具链优化，持续提升设计质量与稳定性。 职位要求 1. 5 年以上数字 IC 设计经验，有大型 SoC / CPU / DSP
验证工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1. 负责复杂数字模块或子系统的 验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。2. 基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。3. 主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。4. 负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。5. 支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。 职位要求 1. 5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。2. 熟练掌握
About the Role We are seeking an experienced Data Center Technician for freelance/contract work in Shanghai, CN. This is an on-site position supporting mission-critical infrastructure at premier data center facilities. Compensation $12-17/hr (USD hourly) Rates vary
VACCINE IMMUNIZATION EXCELLENCEABILITIES 关键职责 To promote and develop the regional public health sector and create a positive policy environment - Establishing and maintaining good communication with relevant government departments in the region under its jurisdiction according
Cured Tire Designer - - - - - - - - - - - - MISSION The cured tire designer, developer, analyst_1 defines and validates a cured model or an associated technology (tire or tire component,
校招-软件算法工程师（智能底盘方向） 上海 校招 正式 数字技术 - 算法 硕士及以上 2027届校园招聘-正式批 职位 ID：A194640A 职位描述 VMC系统协同控制软件开发融合AD轨迹控制和VMC车辆纵向和横向控制开发，基于天行VMC智能底盘域控制器，实现悬架与转向、制动、驱动的横向/纵向/垂向6自由度一体化协同控制。设计多执行器（CDC、空气弹簧、主动尾翼等）动态协调策略，应对极端场景（如高速爆胎、急转弯。软件架构与系统集成构建悬架控制的感知-规划-执行架构，适配多供应商硬件（阀体、压缩机等），优化非线性系统控制逻辑，提升高算力芯片（4颗高性能芯片）的资源利用率。 职位要求 1. 车辆工程专业硕士研究生2. 精通车辆动力学理论和算法, 掌握MPC 算法设计与开发3. 精通神经网络模型训练和优化算法4. 熟悉车辆构造和底盘系统设计与开发 投递...
校招-芯片设计工程师 上海、深圳、合肥 校招 正式 数字技术 - 芯片研发 硕士及以上 2027届校园招聘-正式批 职位 ID：A159733 职位描述 1. 负责数字芯片SOC、NPU、ISP等模块和系统设计工作，编写设计文档，RTL实现和时序报告分析； 2. 负责各个交付节点前的质量检查包括lint/sdc/cdc/clp等； 3. 参与芯片综合，DFT，配合后端的设计和实现； 4. 参与芯片测试方案和支持芯片测试工作。 职位要求 1. 微电子/电子/通信/计算机/自动化等相关专业，硕士及以上学历；2. 了解数字电路设计和时序逻辑设计等相关技术； 3. 熟悉Verilog RTL设计语言,有实际FPGA/ASIC项目经验优先； 4. 了解脚本语言及相关工具开发经验者优先； 5. 具备数字芯片综合/时序分析（STA）经验优先； 6. 正直诚信、有责任心和团队合作精神。 投递...
校招-芯片验证工程师 上海、深圳、合肥 校招 正式 数字技术 - 芯片研发 硕士及以上 2027届校园招聘-正式批 职位 ID：A219232 职位描述 1. 负责数字芯片开发过程中的设计/验证工作，能够做到按时、高质量交付； 2. 负责完成各个交付节点前的质量检查包括spyglass lint/sdc/cdc/clp 等； 3. 协助上下游同事完成验证覆盖率收敛、Debug调试、时序分析、功耗调优等任务； 4. 参与并协助完成回片测试调试及量产调试工作。 职位要求 1. 熟悉Verilog/SystemVerilog RTL语法，有IP开发经验者优先； 2. 了解CPU结构，熟悉AMBA总线协议，熟悉I2C/I3C/SPI/PWM/UART等外设接口协议者优先； 3. 熟悉Linux Shell，有Perl、C、TCL、Python脚本开发经验者优先； 4. 有良好的沟通能力，能够清晰表述观点并具有良好的团队合作精神。 投递...
SOC设计工程师（高速接口方向） 西安、上海 社招 全职 职位 ID：A182609 职位描述 1. 负责高速接口子系统（Ethernet/PCIe/NVLink/CXL/UCIe/USB/MIPI等）方案实现（PPA分析），集成设计与实现，完成SOC组件需求的集成和设计；2. 负责高速接口集成相关质量工作（Lint/CDC/UPF检查/综合/时序分析）；3. 协助后端物理实现、封装实现、SI/PI仿真，支持回片调试和量产工作；4. 与系统软件、验证、量产团队协同，确保高速接口子系统从设计到量产的质量；5. 跟踪高速接口技术演进（如NVLink/UALink/CXL3.0/UCIe2.0/802.3dj等）及AI芯片高带宽互联需求，推动设计方案持续优化； 职位要求 1. 本科及以上学历，微电子/电子/通信/计算机等相关专业；2. 3年以上ASIC设计相关经验，具有高速接口（Ethernet/PCIe/NVLink/CXL/UCIe等）开发和设计经验；3. 熟悉Ethernet（802.3/802.1）/PCIe/CXL/NVLink等一种或多种高速接口协议；4. 熟悉SerDes/PHY设计、高速信号完整性分析者优先；5. 有高速接口芯片回片调试和量产经验者优先。 投递...
芯片设计工程师-SOC方向 热招 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、参与高性能SoC芯片的架构分析、系统设计与开发落地，构建高效的片上系统底座；2、负责SoC顶层集成或关键子模块的设计，根据产品需求制定清晰的模块设计规格与详细设计方案；3、完成高质量的RTL代码编写，执行Lint、CDC等代码质量检查与预综合，输出准确的时序规范（Timing Spec）；4、结合产品实际需求，在Chiplet片间互联、先进处理器微架构等前沿技术领域开展技术探索与方案预研；5、持续跟踪并研究业界前沿技术进展与行业标准，驱动团队技术储备与创新。 职位要求 1、微电子、集成电路、电子信息、通信工程、计算机等相关专业，本科及以上学历；2、熟练掌握Verilog等硬件描述语言，具备扎实的代码编写能力；3、具备良好的数字电路基础，熟悉异步设计、状态机、FIFO、时钟复位、缓存管理等典型电路设计；4、积极主动，认真严谨，具备良好的逻辑思维、沟通表达能力和跨团队协作精神。 投递...
SOC设计工程师 热招 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、参与SOC系统的设计、分析和开发工作；2、参与SOC顶层或子模块的设计工作，根据需求制定各模块的设计规格和详细设计方案；3、完成RTL代码以及质量检查（lint,CDC，预综合等）预综合并输出timingspec；4、结合产品实际需求，在chiplet片间互联、处理器微架构等前沿技术领域进行探索和分析；5、跟踪和研究各个领域的技术进展及业界新技术。 职位要求 1、微电子、集成电路、电子信息、通信工程、计算机等相关专业；2、符合如下任一条件：a.掌握Verilog语言并具备一定的coding能力，一定程度上掌握SOC的设计流程，并熟悉Synopsys/Cadence/Mentor等公司的EDA工具优先；b.了解芯片设计基本知识，如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等)优先；c.熟悉CHI.AXI/AHB/APB等AMBA或其它总线协议优先；3、积极主动，认真严谨，有良好的沟通能力和团队合作能力。 投递...