Refine Reset All
Recent Searches clear
Sort by
Location
Job Type
Employer/Recruiter
Date Posted
Location
Job Type
Employer/Recruiter
All Filters

Genus Jobs In China - 9 Job Positions Available

Top Cities:
1 – 8 of 9 jobs
XPENG jobs

【紧急扩招】芯片中端综合 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合,形式验证,STA signoff等工作。2、对SDC和各种timing check非常熟悉,可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型,能够完成LIB/MEM选型及定制化。4、和其他团队合作,完成芯片设计过程中的clock/reset方案,low power方案,时序收敛等工作。 职位要求 1、硕士及以上学历,微电子/电子/计算机等相关专业毕业,3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具,掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神,认真的工作态度,良好的沟通能力,英语读写顺畅。 投递...

Premium Full-time SPICE
XPENG  22 days ago
XPENG jobs

【扩招】芯片中端综合 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合,形式验证,STA signoff等工作。2、对SDC和各种timing check非常熟悉,可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型,能够完成LIB/MEM选型及定制化。4、和其他团队合作,完成芯片设计过程中的clock/reset方案,low power方案,时序收敛等工作。 职位要求 1、硕士及以上学历,微电子/电子/计算机等相关专业毕业,3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具,掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神,认真的工作态度,良好的沟通能力,英语读写顺畅。 投递...

Premium Full-time SPICE
XPENG  22 days ago
XPENG jobs

芯片资深中端 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合,形式验证,STA signoff等工作。2、对SDC和各种timing check非常熟悉,可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型,能够完成LIB/MEM选型及定制化。4、和其他团队合作,完成芯片设计过程中的clock/reset方案,low power方案,时序收敛等工作。 职位要求 1、硕士及以上学历,微电子/电子/计算机等相关专业毕业,3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具,掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神,认真的工作态度,良好的沟通能力,英语读写顺畅。 投递...

Premium Full-time SPICE
XPENG  22 days ago
知合计算 Zhihe Computing jobs

CPU 物理设计工程师/专家 杭州、上海、北京 全职 研发 - 电子 / 半导体 职位描述 1.与CPU设计者密切合作,进行关键时序路径的分析与逻辑电路优化;2.前后端协同设计,持续提升CPU PPA性能指标;3.CPU Core的物理设计与交付,达到产品指标要求; 职位要求 1. 具有高性能CPU/GPU/AI Core物理设计及实现经验;2. 与CPU设计者密切合作,进行逻辑优化,持续提升CPU PPA指标;3. 精通后端物理实现工具的使用,如Genus/Innovus/iSpatial, DC/ICC2/Fusion Compiler等, Scripting能力(Tcl/Python/Perl)4. 熟悉低功耗策略及复杂时钟树的实现方法;5. 先进工艺(7nm/5nm/3nm) tapeout 经验优先。完整sign-off 流程,starRC, block STA,full-chip timing 收敛, ECO flow, PV (Caliber or

知合计算 Zhihe Computing  18 days ago
知合计算 Zhihe Computing jobs

综合实现工程师/ 专家 上海、杭州 全职 研发 - 电子 / 半导体 职位描述 1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证,upf编写及验证4.负责综合netlist/sdc的quality的验证5.Function eco的方案及完成6.和前端设计沟通设计相关问题及修改,和后端沟通物理实现相关问题7.制定提升PPA的综合策略 职位要求 1.熟练掌握综合实现全流程工具(DC/Genus/FC、formality/lec、VCLP/CLP、PT/PTPX/Tempus、GCA等)的熟练使用及debug2.熟悉低功耗实现全流程,精通sdc/upf编写及验证3.具备较高的和前后端工程师沟通能力4.熟悉提升ppa的方法,尤其是综合实现阶段的方法最佳5.熟悉掌握tcl/perl/python等脚本语言,善于利用脚本提升效率加分项:熟悉3D IC、Chiplet等先进封装技术;熟悉channelless,mesh clock tree,repartition等先进实现技术; 投递...

Premium Full-time
知合计算 Zhihe Computing  18 days ago
XPENG jobs

【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化: 使用Synopsys DC/FC或Cadence Genus等工具,进行模块级/芯片级综合,制定并实施综合策略,优化时序、面积和功耗。2、静态时序分析(STA): 使用PrimeTime等工具,进行全芯片的签核级时序验证,分析建立时间、保持时间,并能熟练处理时钟域交叉(CDC)问题。3、形式验证: 使用Formality或Conformal等工具,完成RTL与门级网表之间的逻辑等效性验证(LEC),确保功能一致性。4、设计约束(SDC)编写与管理: 制定准确、完备的时序约束文件,指导综合与STA流程。5、与前后端团队协作: 与前端设计工程师/DFT工程师紧密合作,理解设计意图并提出可综合性建议;与后端物理设计工程师协作,解决时序收敛等关键问题。 职位要求 1、学历专业: 微电子、集成电路、电子工程、计算机科学等相关专业,硕士或博士毕业生。2、知识基础: 扎实的数字电路基础,深入理解CMOS原理、时序分析理论(建立/保持时间、时钟抖动、偏斜等)和低功耗设计方法学。3、工具与语言:-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言(Tcl/Perl/Python/Shell之一)。4、流程理解: 了解数字IC前端到后端的完整设计流程,特别是中端的关键步骤。5、能力素质: 具备出色的分析问题、解决问题的能力,严谨细致,具备良好的团队沟通与协作精神。优先条件(符合以下条件者优先考虑):1、有基于业界主流工艺节点(如28nm, 12nm, 7nm等)的芯片项目(课设、竞赛、实习)中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议(AHB、APB、AXI)或常见接口协议(如DDR、PCIe、USB)。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...

Premium Full-time
XPENG  4 days ago
Xiaomi jobs

处理器集成设计工程师 上海 社招 全职 职位 ID:A16416 职位描述 1. 参与或主导处理器顶层集成架构设计,完成子系统(CPU Core、Cache、NoC互联、外设接口等)的集成方案制定、RTL集成与调优;2. 负责处理器SoC级集成验证环境搭建,包括子系统间接口联调、时钟/复位/电源管理集成、中断控制器集成等;3. 主导处理器顶层时序约束(SDC)制定与时序收敛,协同后端团队确保芯片PPA目标达成;4. 与处理器架构、各子系统设计(AI计算、存储、Vector/Matrix)、验证、软件团队协同,确保集成方案与各子系统架构的高效配合,支撑端侧AI芯片的整体性能目标;5. 跟踪业界处理器SoC集成架构前沿技术(如UCIe/CXL片间互联、Chiplet集成、异构计算集成),输出技术洞察,牵引集成架构演进方向;6. 参与芯片流片和回片验证,负责处理器集成层面的Bring-up调试和问题定位,确保芯片集成方案的工程落地; 职位要求 1. 本科及以上学历,计算机/电子工程/微电子等相关专业;2. 精通计算机体系结构核心理论,深入理解处理器SoC集成架构(总线/互联、中断、时钟树、电源域);3. 熟悉ARM/RISC-V处理器SoC集成流程,熟练使用Verilog/SystemVerilog,掌握主流EDA工具链(VCS/Genus/Innovus等);4. 掌握Gem5/VCS等仿真工具链,在SoC集成/子系统接口联调/时序收敛/低功耗集成至少一个方向有深度研究;5. 有RTL集成设计或芯片流片经验者优先;6. 具备异构计算SoC集成经验(如CPU+NPU+DSP)、多Die/Chiplet集成设计经验或跨领域(芯片集成+AI框架/编译器)协作经验者优先。 投递...

Premium Full-time
Xiaomi  2 days ago
Xiaomi jobs

芯片设计实现工程师 西安 社招 全职 职位 ID:A225056 职位描述 1.完成SOC芯片Synthesis,SDC,STA,Formal,UPF,CLP check等工作,衔接前端设计与DFT/PR工程师2.负责制定项目signoff标准3.负责芯片投片前各项signoff(STA/Formal/CLP/Power)检查 4.负责先进工艺的导入,挖掘工艺演进带来的PPA收益 职位要求 1.微电子、计算机等相关专业硕士科及以上学历 2.具有扎实的数字电路理论基础,熟悉数字电路IC设计流程3.掌握Verilog语言,静态时序分析概念清晰4.熟练使用一种综合工具,DC或Genus 5.熟悉脚本语言,tcl,perl,或python 6.具有良好的沟通与组织协调能力 投递...

Premium Full-time
Xiaomi  2 days ago

Subscribe for job alerts and resources to make your job search easier!

Confirmation email sent to

Check your email and click on the link to start receiving your job alerts

Receive the latest job openings for:

genus

Confirmation email sent to

Check your email and click on the link to start receiving your job alerts

All Filters Apply
Sort by
Location
Job Type
Employer/Recruiter