芯片设计实现工程师 上海 社招 全职 职位 ID：A99784 职位描述 1.完成SOC芯片Synthesis，SDC，STA，Formal，UPF，CLP check等工作，衔接前端设计与DFT/PR工程师2.负责制定项目signoff标准3.负责芯片投片前各项signoff（STA/Formal/CLP/Power）检查 4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益 职位要求 1.微电子、计算机等相关专业硕士科及以上学历 2.具有扎实的数字电路理论基础，熟悉数字电路IC设计流程3.掌握Verilog语言，静态时序分析概念清晰4.熟练使用一种综合工具，DC或Genus 5.熟悉脚本语言，tcl，perl，或python 6.具有良好的沟通与组织协调能力 投递...
处理器集成设计工程师 上海 社招 全职 职位 ID：A16416 职位描述 1. 参与或主导处理器顶层集成架构设计，完成子系统（CPU Core、Cache、NoC互联、外设接口等）的集成方案制定、RTL集成与调优；2. 负责处理器SoC级集成验证环境搭建，包括子系统间接口联调、时钟/复位/电源管理集成、中断控制器集成等；3. 主导处理器顶层时序约束（SDC）制定与时序收敛，协同后端团队确保芯片PPA目标达成；4. 与处理器架构、各子系统设计（AI计算、存储、Vector/Matrix）、验证、软件团队协同，确保集成方案与各子系统架构的高效配合，支撑端侧AI芯片的整体性能目标；5. 跟踪业界处理器SoC集成架构前沿技术（如UCIe/CXL片间互联、Chiplet集成、异构计算集成），输出技术洞察，牵引集成架构演进方向；6. 参与芯片流片和回片验证，负责处理器集成层面的Bring-up调试和问题定位，确保芯片集成方案的工程落地； 职位要求 1. 硕士及以上学历，计算机/电子工程/微电子等相关专业；2. 精通计算机体系结构核心理论，深入理解处理器SoC集成架构（总线/互联、中断、时钟树、电源域）；3. 熟悉ARM/RISC-V处理器SoC集成流程，熟练使用Verilog/SystemVerilog，掌握主流EDA工具链（VCS/Genus/Innovus等）；4. 掌握Gem5/VCS等仿真工具链，在SoC集成/子系统接口联调/时序收敛/低功耗集成至少一个方向有深度研究；5. 有RTL集成设计或芯片流片经验者优先；6. 具备异构计算SoC集成经验（如CPU+NPU+DSP）、多Die/Chiplet集成设计经验或跨领域（芯片集成+AI框架/编译器）协作经验者优先。 投递...
2026校招-中后端设计工程师-西安 西安 校招 正式 职位描述 岗位职责：1. 负责从netlist到GDS signoff的后端设计工作（布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等），能从实现角度优化芯片时序、面积和功耗；2. 能够开展中端DC综合，形式验证，STA等工作；3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求：1. 集成电路、微电子、通信类相关专业硕士及以上学历；2. 有数字中后端项目经验者优先；3. 至少熟悉一种数字中后端主流EDA工具（DC、Genus、ICC2、Innovus等）；4. 具备简单脚本编写能力（tcl/perl等）；5. 擅长沟通与协调，有责任心。6. 有EDA领域研究经历优先 投递...
2026校招-中后端设计工程师-成都 成都 校招 正式 职位描述 岗位职责：1. 负责从netlist到GDS signoff的后端设计工作（布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等），能从实现角度优化芯片时序、面积和功耗；2. 能够开展中端DC综合，形式验证，STA等工作；3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求：1. 集成电路、微电子、通信类相关专业硕士及以上学历；2. 有数字中后端项目经验者优先；3. 至少熟悉一种数字中后端主流EDA工具（DC、Genus、ICC2、Innovus等）；4. 具备简单脚本编写能力（tcl/perl等）；5. 擅长沟通与协调，有责任心。6. 有EDA领域研究经历优先 投递...
2026校招-中后端设计工程师-北京 北京 校招 正式 职位描述 岗位职责：1. 负责从netlist到GDS signoff的后端设计工作（布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等），能从实现角度优化芯片时序、面积和功耗；2. 能够开展中端DC综合，形式验证，STA等工作；3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求：1. 集成电路、微电子、通信类相关专业硕士及以上学历；2. 有数字中后端项目经验者优先；3. 至少熟悉一种数字中后端主流EDA工具（DC、Genus、ICC2、Innovus等）；4. 具备简单脚本编写能力（tcl/perl等）；5. 擅长沟通与协调，有责任心。6. 有EDA领域研究经历优先 投递...
2026校招-中后端设计工程师-合肥 合肥 校招 正式 职位描述 岗位职责：1. 负责从netlist到GDS signoff的后端设计工作（布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等），能从实现角度优化芯片时序、面积和功耗；2. 能够开展中端DC综合，形式验证，STA等工作；3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求：1. 集成电路、微电子、通信类相关专业硕士及以上学历；2. 有数字中后端项目经验者优先；3. 至少熟悉一种数字中后端主流EDA工具（DC、Genus、ICC2、Innovus等）；4. 具备简单脚本编写能力（tcl/perl等）；5. 擅长沟通与协调，有责任心。6. 有EDA领域研究经历优先 投递...
2026校招-中后端设计工程师-上海 上海 校招 正式 职位描述 岗位职责：1. 负责从netlist到GDS signoff的后端设计工作（布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等），能从实现角度优化芯片时序、面积和功耗；2. 能够开展中端DC综合，形式验证，STA等工作；3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求：1. 集成电路、微电子、通信类相关专业硕士及以上学历；2. 有数字中后端项目经验者优先；3. 至少熟悉一种数字中后端主流EDA工具（DC、Genus、ICC2、Innovus等）；4. 具备简单脚本编写能力（tcl/perl等）；5. 擅长沟通与协调，有责任心。6. 有EDA领域研究经历优先 投递...
【紧急扩招】芯片中端综合 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合，形式验证，STA signoff等工作。2、对SDC和各种timing check非常熟悉，可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型，能够完成LIB/MEM选型及定制化。4、和其他团队合作，完成芯片设计过程中的clock/reset方案，low power方案，时序收敛等工作。 职位要求 1、硕士及以上学历，微电子/电子/计算机等相关专业毕业，3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具，掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神，认真的工作态度，良好的沟通能力，英语读写顺畅。 投递...
【扩招】芯片中端综合 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合，形式验证，STA signoff等工作。2、对SDC和各种timing check非常熟悉，可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型，能够完成LIB/MEM选型及定制化。4、和其他团队合作，完成芯片设计过程中的clock/reset方案，low power方案，时序收敛等工作。 职位要求 1、硕士及以上学历，微电子/电子/计算机等相关专业毕业，3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具，掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神，认真的工作态度，良好的沟通能力，英语读写顺畅。 投递...
芯片资深中端 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合，形式验证，STA signoff等工作。2、对SDC和各种timing check非常熟悉，可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型，能够完成LIB/MEM选型及定制化。4、和其他团队合作，完成芯片设计过程中的clock/reset方案，low power方案，时序收敛等工作。 职位要求 1、硕士及以上学历，微电子/电子/计算机等相关专业毕业，3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具，掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神，认真的工作态度，良好的沟通能力，英语读写顺畅。 投递...
CPU 物理设计工程师/专家 杭州、上海、北京 全职 研发 - 电子 / 半导体 职位描述 1.与CPU设计者密切合作，进行关键时序路径的分析与逻辑电路优化；2.前后端协同设计，持续提升CPU PPA性能指标；3.CPU Core的物理设计与交付，达到产品指标要求； 职位要求 1. 具有高性能CPU/GPU/AI Core物理设计及实现经验；2. 与CPU设计者密切合作，进行逻辑优化，持续提升CPU PPA指标;3. 精通后端物理实现工具的使用，如Genus/Innovus/iSpatial, DC/ICC2/Fusion Compiler等， Scripting能力（Tcl/Python/Perl）4. 熟悉低功耗策略及复杂时钟树的实现方法；5. 先进工艺（7nm/5nm/3nm） tapeout 经验优先。完整sign-off 流程，starRC, block STA，full-chip timing 收敛, ECO flow, PV (Caliber or
综合实现工程师/ 专家 上海、杭州 全职 研发 - 电子 / 半导体 职位描述 1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证4.负责综合netlist/sdc的quality的验证5.Function eco的方案及完成6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题7.制定提升PPA的综合策略 职位要求 1.熟练掌握综合实现全流程工具(DC/Genus/FC、formality/lec、VCLP/CLP、PT/PTPX/Tempus、GCA等)的熟练使用及debug2.熟悉低功耗实现全流程，精通sdc/upf编写及验证3.具备较高的和前后端工程师沟通能力4.熟悉提升ppa的方法，尤其是综合实现阶段的方法最佳5.熟悉掌握tcl/perl/python等脚本语言，善于利用脚本提升效率加分项：熟悉3D IC、Chiplet等先进封装技术；熟悉channelless，mesh clock tree，repartition等先进实现技术； 投递...
ASIC-PD team is hiring both junior and senior engineers, whose work scope is physical design from RTL to GSDII: design quality check, synthesis, formal check, partitioning, constraint (for both design and process), async check, timing analysis/fixing/signoff,