Please Note: 1. If you are a first time user, please create your candidate login account before you apply for a job. (Click Sign In Create Account) 2. If you already have a Candidate Account, please
【27届校招】IP设计工程师 上海、深圳 正式 研发 - 电子 / 半导体 职位描述 1、负责超大规模AI芯片中IP设计，包括矩阵计算、向量计算、视觉处理、存储/互联/调度/同步/集成等；2、负责系统需求分解、微架构设计与PPA评估，撰写设计文档；3、负责RTL开发与子系统集成；4、协同各团队完成IP/子系统的PPA优化；5、指导和支持中后端设计团队完成IP/子系统的物理实现；6、支持芯片回片后的测试、性能/功耗调教等。 职位要求 1、计算机、电子、通信等相关专业硕士或以上学历；2、良好的学习能力、团队协作能力和解决问题能力；3、参加过电赛，机器人大赛者优先；4、熟悉TensorCore/NVDLA/MMA等高性能计算架构；5、或者熟悉OpenMP/CUDA等并行计算架构；6、或者熟悉AXI、CHI等总线协议，UMA/NUMA等存储架构；7、或者熟悉ISP/CV等视觉加速； 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
【27届校招】设计交付工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。 职位要求 1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC
数字前端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、架构与方案设计：分析数字芯片需求，细化芯片模块架构与方案设计，撰写设计文档，承担交付职责。2、AI辅助RTL开发：借助 Claude Code、Codex 等 AI 编码工具，完成核心模块的 RTL 设计与高效代码生成，保障逻辑正确性与可靠性。3、PPA与时序优化：开展芯片 PPA评估与优化，解决关键时序与性能瓶颈，协助完成 STA。4、全流程协同流片：完成模块/SoC集成，协同验证、后端、DFT及固件团队，支撑芯片端到端全流程开发与最终成功流片。5、前沿技术落地：跟踪 Agentic AI 等行业先进设计方法，探索并优化基于AI Coding的芯片自动化设计工作流，持续提升研发效率。 职位要求 学历专业：本科及以上学历，微电子、电子信息、计算机或集成电路等相关专业。1、专业技能：熟悉数字芯片端到端设计流程，具备扎实的架构设计、RTL编码（Verilog/SystemVerilog）及逻辑综合能力。2、AI 工具应用：熟悉 AI Coding，熟练使用 Claude Code、Codex 等 AI 辅助工具，能将其深度融入日常硬件代码编写与微架构设计中。3、项目经验：3年以上数字前端开发经验，有端到端 RTL 设计、验证、综合及成功流片（Tape-out）经验。4、综合素质：具备较强的分析和解决问题能力，学习能力强，能快速掌握最新的 AI 辅助芯片研发工具与方法。5、加分项：有搭建 AI 自动化设计工作流经验，或具备 CPU/NOC/AI
数字后端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、全流程物理实现：负责数字芯片从网表到最终版图交付的完整物理设计全流程，保障芯片项目顺利流片。2、AI与自动化开发：借助 Claude Code、Codex 等 AI 辅助编码工具，开发并持续迭代芯片后端设计自动化工作流。负责沉淀相关AI command、skill、mcp、sub-agent，提升团队研发效率。3、布局布线与约束管理：参与芯片顶层及模块级布局规划、时钟树综合与布局布线。处理先进工艺下的复杂布线约束，包括但不限于 PDN Pattern、OCV、DFM、DTCO。4、PPA优化与签核：开展芯片的功耗、性能、面积优化。负责全芯片的静态时序分析、电源完整性、信号完整性分析以及 DRC/LVS/ERC 等物理验证工作。5、前后端协同：基于对端到端 RTL 设计、验证及逻辑综合的深刻理解，与前端设计团队深度协同，在项目前期介入规划以规避物理实现风险。 职位要求 1、学历专业：本科及以上学历，微电子、电子工程、集成电路等相关专业基础扎实。2、项目经验：3年以上数字芯片后端物理设计经验，具备先进工艺下完整大芯片成功流片（Tape-out）实战经验。3、核心技能：精通数字后端物理设计与签核全流程，熟练使用行业主流后端 EDA 工具（如 Innovus, FC, PT, Voltus, Redhawk, Calibre 等）。4、AI 与编程能力：熟悉 AI Coding 技术，能熟练运用
数字设计工程师 北京、上海、深圳、中国香港 全职 研发 - 电子 / 半导体 职位描述 1. 负责数字芯片核心模块的 RTL 设计、优化与交付，确保功能、时序及低功耗要求达标。2. 根据架构方案完成微架构拆分、接口规格设计，处理跨时钟域、复杂数据通路等关键技术点。3. 参与 DV、PD、DFT 协同流程，配合完成设计收敛、静态时序分析（STA）与功能验证问题定位。4. 配合架构团队进行性能建模，支持 Pre-silicon 调试，参与部分 Post-silicon 问题排查。5. 关注前沿设计方法和 EDA 工具链优化，持续提升设计质量与稳定性。 职位要求 1. 5 年以上数字 IC 设计经验，有大型 SoC / CPU / DSP /
验证工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1. 负责复杂数字模块或子系统的 验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。2. 基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。3. 主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。4. 负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。5. 支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。 职位要求 1. 5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。2.
数字设计工程师 上海 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 职位描述：1、负责数字芯片系统设计、架构设计、接口设计；编写相关架构设计文档。2、负责执行数字芯片系统设计、数字模块设计 数模混合接口设计等详细设计方案包括RTL coding，仿真，综合和时序分析等。3、负责数字芯片顶层设计和集成，时钟复位结构设计，与后端配合完成芯片的实现4、和应用工程师和模拟工程师一起完成系统测试任务，编写相关文档。 职位要求 1、硕士及以上学历，2年以上数字芯片设计经验。2、有成功流片经验，熟悉数字芯片设计和开发流程，熟练使用常用的工具，把控子模块和顶层交付质量3、有以下经验者优先：有RSICV SoC设计经验，有顶层集成和时钟复位设计经验，数字信号处理算法。 投递...
Monolithic Power Systems, Inc. (MPS) is one of the fastest growing companies in the Semiconductor industry. We are worldwide technical leaders in Integrated Power Semiconductors and Systems Power delivery architectures. At MPS, we cultivate creativity, are
FPGA工程师 上海 社招 全职 职位描述 SST固态变压器 FPGA开发工程师工作地点上海岗位职责本岗位聚焦SST固态变压器核心产品的FPGA逻辑开发、算法落地、系统调试与迭代优化，面向中高压电力电子、电能变换、智能电网应用场景，独立负责FPGA端核心功能开发，保障产品高效、稳定、可靠运行，支撑产品量产与迭代升级，具体职责如下：1. 架构与方案设计：负责SST固态变压器整机FPGA逻辑架构设计、模块拆分、方案选型，结合高频电能变换、多级拓扑联动、SiC高频器件驱动特性，制定合理的FPGA开发方案、时序规划与接口规范，输出详细的设计文档、方案评审报告。2. 核心逻辑开发实现：独立完成SST产品核心FPGA逻辑开发，包含高频PWM调制、多模块同步采样、电压/电流闭环控制、功率均衡、均压均流、软启动逻辑、故障锁存与复位等核心功能；负责高速光通信载波链路逻辑开发，实现载波信号调制解调、高速双向信号收发、时钟同步及链路自愈功能，解决电力强电磁干扰下的传输时延、误码、丢包等工程问题。3. 保护与容错逻辑开发：负责SST设备过压、过流、过热、IGBT/SiC器件异常、链路异常等全维度保护逻辑开发与优化，设计容错机制、故障实时检测、告警上报、故障隔离与自愈逻辑，提升设备在高压电力场景下的运行稳定性与安全性。4. 仿真调试与问题攻关：完成FPGA代码编写、功能仿真、综合、时序约束、板级调试与整机联调；配合硬件、算法、测试团队完成功率台架测试、HIL半实物仿真、整机性能测试，精准定位并解决时序异常、保护误触发、采样不同步、PWM输出异常、通信异常等各类软硬件问题，完成问题复盘与优化迭代。5. 通信与适配开发：负责FPGA与DSP、主控MCU、采样芯片、光模块的接口逻辑开发与适配，熟悉电力通信协议，完成数据交互、指令转发、状态上报等功能开发，保障多芯片、多模块协同稳定运行。6. 文档与版本管理：规范完成FPGA代码编写、注释优化、版本迭代管理，输出设计文档、接口文档、测试报告、复盘记录，搭建标准化开发流程，支撑产品量产、迭代与技术沉淀。 职位要求 任职要求1. 专业学历：电子信息、自动化、电力电子、微电子、通信工程等相关专业，本科及以上学历，1-3年及以上FPGA开发经验，优秀应届生可放宽条件。2. 技术基础：精通Verilog RTL开发语言，熟练掌握FPGA完整开发流程，包括需求分析、架构设计、代码编写、仿真、综合、时序约束、板级调试，熟练使用Xilinx/Altera开发工具，具备独立模块开发与整机调试能力。3. 场景经验（核心加分）：有SST固态变压器、电力电子变换器、高频逆变/整流、储能变流器相关FPGA开发经验优先；熟悉SiC/GaN高频器件驱动逻辑、高频PWM控制、多通道同步采样、电力设备保护逻辑开发者优先。4. 专业能力：熟悉数模混合电路、电力电子拓扑结构，掌握时序分析、时序优化、跨时钟域处理、资源优化方法，能够独立解决高速逻辑设计中的时序、稳定性问题。5. 附加技能：熟悉SPI、CAN、高速光通信等接口开发，了解IEC 61850等电力通信协议、有HIL半实物仿真平台调试经验者优先。6. 综合素质：具备良好的逻辑思维、问题排查能力与团队协作能力，责任心强，能够承受项目迭代压力，具备较强的学习能力与技术攻关意识。薪资福利- 薪资范围：18K-35K/月（根据经验、能力面议，资深/专家级可谈年薪）- 基础福利：五险一金、带薪年假、节日福利、定期体检、月度绩效奖金、年终年终奖- 成长福利：专项技术培训、项目攻关奖金、专利奖励、清晰的技术/管理双晋升通道- 其他福利：弹性考勤、下午茶、团队团建、交通补贴、餐补、节日礼金岗位亮点深耕新能源、智能电网前沿SST固态变压器赛道，参与核心产品从研发到量产全流程；团队技术氛围浓厚，核心成员均具备电力电子+FPGA复合研发经验；项目技术壁垒高、成长空间大，可深度掌握高频电力电子数字控制、高速逻辑设计、工业级高可靠FPGA开发核心技术。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Primary Responsibilities: ○ Supporting pre-silicon integration, usage, and implementation of memory subsystem products ○ Helping with
卫星通信星上信息安全硬件专家 上海 全职 研发 - 硬件开发 职位描述 1. 主导星上信息安全硬件系统的全流程研发，包括需求分析、架构设计（含安全防护体系）、详细方案落地及原型验证，保障卫星通信链路（星地 / 星间）的信息保密性、完整性、可用性及抗干扰、抗截获能力。2. 针对空间辐射、极端温变、低功耗等星上特殊环境约束，开展核心元器件选型（含抗辐射加固特性评估）、安全电路原理图设计、高可靠性 PCB 版图布局布线，并负责硬件原型调试、性能测试与可靠性验证。3. 深度协同软件团队、系统团队及测试团队，完成信息安全硬件与星载软件的集成联调，定位并解决跨层接口、时序匹配等问题，优化系统整体安全性能与稳定性。4. 跟踪卫星通信安全、抗辐射硬件设计、先进加密芯片（FPGA/ASIC）及航天级安全标准（如 CCSDS 相关规范）等领域前沿技术，主导现有星上安全硬件的技术迭代与产品升级，输出技术预研报告与优化方案。 职位要求 1. 通信工程、电子科学与技术、计算机硬件、信息安全等相关专业，博士学历；或硕士学历 + 5 年以上卫星 / 航天领域信息安全硬件核心研发经验。2. 深入理解卫星通信星上硬件架构，具备星载环境下 FPGA（如抗辐射型号）、ASIC 开发经验，熟练掌握 Verilog/VHDL 硬件描述语言，熟悉从 RTL 设计、功能仿真、综合及时序分析到硬件验证的全流程。3. 精通航天级 PCB 设计工具，具备复杂高速电路版图设计经验；熟练使用示波器、逻辑分析仪等仪器进行硬件调试，掌握高低温、振动、辐射效应等可靠性测试方法。4. 具备扎实的信息安全理论基础，精通对称
资深数字后端工程师 上海、合肥 全职 互联网 / 电子 / 网游 职位描述 岗位职责：1、负责数字芯片后端设计开发流程体系规范建设，优化项目设计开发流程；2、负责提供芯片后端设计和验证相关的技术支持； 3、负责管理项目后端开发过程的全流程细化管控和管理，项目进度、风险、质量、需求变更的管控，以及项目关键节点的管理； 4、负责数字后端团队建设工作，参与数字团队建设工作，逐步建立和完善人才培训、培养体系； 5、作为专家参与SoC及相关项目的评审把关。任职要求： 1、电子/微电子/集成电路等相关专业，本科学历及以上，8年及以上工作经验； 2、熟练掌握Netlist to GDSII全流程，精通STA 时序分析、PV 物理验证、SI/PI 信号/电源完整性分析 的一项或多项；有RTL综合或DFT设计能力和经验者优先； 3、熟悉FloorPlan, Place&Rounting, clock Tree，电源与规划等；4、熟练使用Encounter或ICC，熟悉布局布线、物理验证、STA、寄生参数提取等物理设计流程；5、有大规模SOC芯片的全芯片后端设计和验证能力及成功流片经验，具备先进工艺（28nm或22nm）的项目后端设计能力和经验者优先；6、工作严谨，认真负责，有良好的主动性和责任感，愿意全情投入到项目和团队工作中。 投递...
FPGA工程师-2027届 20-30K 北京、上海、苏州、西安 研发 - 电子 / 半导体 硕士及以上 职位描述 1. 硬件调试与验证： 负责FPGA相关硬件电路的调试、验证与问题定位，确保硬件功能的稳定可靠。2. FPGA设计与实现： - 参与FPGA功能相关的数字信号处理（DSP）算法研究、仿真、方案设计与性能评估，特别是面向测试测量应用的算法； - 负责将各类信号处理算法（如数字滤波、FFT/IFFT、数字下变频/上变频、触发判决、数据压缩等）通过RTL代码（Verilog/VHDL）高效实现、优化与仿真验证； - 搭建和维护高效的FPGA验证环境，编写测试用例，确保设计质量； - 负责FPGA上板调试、系统联调及性能优化。3. 驱动开发与支持： - 负责与FPGA功能相关的外设芯片驱动程序的开发、调试与维护； - 配合软件团队完成FPGA与嵌入式系统的接口调试与功能集成。4. 文档撰写与知识共享： 撰写相关的技术文档，参与技术评审，进行知识分享与经验总结。 职位要求 1. 学历专业： 硕士及以上学历，电子信息工程、通信工程、计算机科学与技术、微电子、自动化、信号与信息处理等相关专业。2. FPGA基础扎实： - 熟悉数字电路设计原理，掌握Verilog或VHDL等硬件描述语言，具备良好的编码风格。 -
PLAY, GROW and WIN To be a part of Virtuos means to be a creator. At Virtuos, we harness the latest technologies to make games better and more immersive than ever before. That is why we
2027校招-SoC 模拟器开发工程师（成都） 成都 校招 正式 职位描述 岗位职责1. 设计、开发和维护基于 C++/Gem5/QEMU/SystemC/TLM 2.0 的高性能 SoC 虚拟原型（Virtual Prototype）或事务级模拟器；2. 对 GPU/CPU、内存子系统、互连总线（AXI/AHB/APB/NoC）、外设等模块进行建模，支持功能与性能仿真；3. 实现精确的时序、带宽、延迟和功耗模型，支持早期 SoC 架构探索与性能瓶颈分析；4. 与硬件架构师、验证工程师和软件团队协作，确保模拟器满足软硬件协同开发需求（如 通信库、算子库、 驱动开发等）；5. 编写技术文档、用户指南及性能分析报告。 职位要求 任职要求必备条件：1. 计算机工程、电子工程、微电子或相关专业硕士及以上学历；2. 熟练使用 C++/SystemC/Python 编程。掌握多线程、多进程编程技术；3. 熟悉 Makefile/CMake 编译过程；4. 熟悉 Linux 开发环境，熟练使用基本的 Shell
2027校招-NPU/GPGPU验证工程师（北京/西安/上海） 北京、西安、上海 校招 正式 职位描述 岗位职责1. 聚焦自研高端NPU/GPGPU算力内核，负责张量计算阵列、指令调度、并行流水线、片上缓存、访存控制、算力调度等核心模块的全流程验证，深度参与芯片从研发、仿真迭代到流片量产的完整过程；2. 基于UVM验证方法论，搭建标准化、可复用的内核验证平台，依据模块规格书设计常规功能、边界场景、异常场景测试方案，独立开发测试用例、激励序列及参考模型；3. 负责功能仿真、波形分析、日志排查，精准定位RTL功能Bug，跟进问题迭代修复，完成问题闭环；主导代码覆盖率、功能覆盖率收集与收敛，保障验证完备性；4. 学习并维护芯片仿真编译、自动化回归测试流程，协助团队优化VCS仿真脚本、验证测试流程；配合团队完成日常版本迭代、回归测试及功能验收工作，保障芯片研发迭代高效有序推进，助力项目顺利交付。 职位要求 任职要求1. 本科、硕士应届生、微电子、集成电路、电子信息、计算机、自动化等相关专业，认同芯片行业发展，愿意长期深耕IC验证赛道；2. 熟练掌握Verilog/SystemVerilog语法，精通时序逻辑、状态机、流水线等数字电路核心原理；了解UVM验证体系，熟悉Testbench搭建、激励生成、覆盖率收敛等核心验证流程；3. 熟悉Linux开发环境，掌握基础命令操作；了解Shell、Python脚本编写，可独立完成简单仿真脚本优化、批量回归任务优先；4. 逻辑思维清晰，具备较强的问题分析和Debug排查能力，工作细心严谨、主动性强，具备良好的团队协作能力；5. 拥有NPU/GPU/AI加速器/处理器内核相关项目、课设、竞赛或科研经历；熟练使用VCS、Verdi工具，有独立搭建UVM验证环境经验；熟悉脉动阵列、张量计算、指令流水线、Cache、片上总线等算力芯片架构者优先。 投递...
DFT Application Engineer Manager Location: Shanghai We Are: Synopsys is the leader in engineering solutions from silicon to systems, enabling customers to rapidly innovate AI-powered products. We deliver industry-leading silicon design, IP, simulation and analysis solutions,
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Requirements: Deep expertise in ASIC development, especially logic design, RTL coding, verification, synthesis, timing closure and physical design flow Deep expertise in Ethernet switch architecture,