AI处理器建模工程师 上海、合肥 社招 全职 数字技术 - 芯片研发 本科及以上 3-5 年 职位描述 1、根据芯片架构演进，负责开发功能模型和时序精确仿真模型，给出微架构的特性分析与评估；2、针对具体AI处理器，搭建验证环境，构造性能测试集（包括指令级，kernel级以及benchmark网络级）分析硬件架构瓶颈，根据模型仿真结果分析影响系统性能的关键点并给出优化思路；3、协同芯片设计验证团队进行RTL 性能分析和验证，定位瓶颈，给出优化思路；4、配合芯片架构师，完成架构层级建模和验证； 职位要求 1、本科及以上学历，计算机/电子工程/自动化等相关专业；2、有两年以上工作经验，一年以上建模经验，熟悉计算机系统架构，熟悉CPU、GPU、NPU等（其中之一）计算核心的架构；3、较强的软件编程能力（C/C++，Python）, 拥有SystemC、TLM 背景知识优先；4、了解RISC-V/PTX指令集，熟悉GPU/CPU/NPU性能分析优先；5、具有良好团队协作精神，责任心强，能够积极主动完成任务； 投递...
SoC芯片设计资深工程师 上海、深圳 全职 研发 - 电子 / 半导体 职位描述 负责 SoC 子系统或 IP 模块架构规划与设计，输出规格文档使用 RTL 完成数字电路开发，保障设计满足 PPA 指标要求熟悉数字前端全流程设计工作，按节点完成交付协同验证、后端、软件等团队，推进子系统与 IP 模块顺利落地交付 职位要求 精通 Verilog/SystemVerilog，具备扎实的 RTL 编码功底熟练使用 VCS、Verdi、Spyglass等主流 EDA 工具拥有复杂多子系统 SoC 项目实战经验，具备至少一次完整流片经历芯片行业从业经验 3-8 年岗位加分项熟悉以太网、PCIe、SerDes 等高速接口 IP 及对应子系统设计有 SoC 顶层、时钟、复位、低功耗、中断等模块开发经验掌握 Python，tcl
资深数字后端工程师 上海、合肥 全职 互联网 / 电子 / 网游 职位描述 岗位职责：1、负责数字芯片后端设计开发流程体系规范建设，优化项目设计开发流程；2、负责提供芯片后端设计和验证相关的技术支持； 3、负责管理项目后端开发过程的全流程细化管控和管理，项目进度、风险、质量、需求变更的管控，以及项目关键节点的管理； 4、负责数字后端团队建设工作，参与数字团队建设工作，逐步建立和完善人才培训、培养体系； 5、作为专家参与SoC及相关项目的评审把关。任职要求： 1、电子/微电子/集成电路等相关专业，本科学历及以上，8年及以上工作经验； 2、熟练掌握Netlist to GDSII全流程，精通STA 时序分析、PV 物理验证、SI/PI 信号/电源完整性分析 的一项或多项；有RTL综合或DFT设计能力和经验者优先； 3、熟悉FloorPlan, Place&Rounting, clock Tree，电源与规划等；4、熟练使用Encounter或ICC，熟悉布局布线、物理验证、STA、寄生参数提取等物理设计流程；5、有大规模SOC芯片的全芯片后端设计和验证能力及成功流片经验，具备先进工艺（28nm或22nm）的项目后端设计能力和经验者优先；6、工作严谨，认真负责，有良好的主动性和责任感，愿意全情投入到项目和团队工作中。 投递...
Company: Qualcomm China Job Area:Interns Group, Interns Group Interim Engineering Intern - SW General Summary: 1. ASIC IP/SoC design and verification 2. Participate in whole ASIC flow, including development of micro architecture specification, RTL implementation, design verification,
DFT工程师 上海 全职 芯片板块 职位描述 1. 参与制定完整的SoC芯片DFT方案。2. 完成DFT电路设计，包括Scan、Mbist、Bscan、Lbist。3. 完成DFT模式的时序约束，协助完成DFT模式的时序收敛。4. 完成DFT电路的功能验证。5. 参与芯片bring-up调试。6. 参与芯片的良率提升以及故障分析。 职位要求 1. 本科及以上学历，集成电路、微电子等相关专业。2. 3年及以上DFT工作经验，熟悉DFT电路结构，包括Scan、Mbist、Bscan、Lbist。3. 熟练使用DFT设计相关工具。4. 具备高可靠性或低DPPM芯片DFT设计经验者优先。5. 具备RTL代码编写、验证、综合及静态时序分析经验者优先。6. 富有事业心和团队精神，沟通表达能力良好，良好的英文读写能力。 投递...
Company Description Renesas is one of the top global semiconductor companies in the world. We strive to develop a safer, healthier, greener, and smarter world, and our goal is to make every endpoint intelligent by offering
Company Description Renesas is one of the top global semiconductor companies in the world. We strive to develop a safer, healthier, greener, and smarter world, and our goal is to make every endpoint intelligent by offering
【27届校招】IP设计工程师 上海、深圳 正式 研发 - 电子 / 半导体 职位描述 1、负责超大规模AI芯片中IP设计，包括矩阵计算、向量计算、视觉处理、存储/互联/调度/同步/集成等；2、负责系统需求分解、微架构设计与PPA评估，撰写设计文档；3、负责RTL开发与子系统集成；4、协同各团队完成IP/子系统的PPA优化；5、指导和支持中后端设计团队完成IP/子系统的物理实现；6、支持芯片回片后的测试、性能/功耗调教等。 职位要求 1、计算机、电子、通信等相关专业硕士或以上学历；2、良好的学习能力、团队协作能力和解决问题能力；3、参加过电赛，机器人大赛者优先；4、熟悉TensorCore/NVDLA/MMA等高性能计算架构；5、或者熟悉OpenMP/CUDA等并行计算架构；6、或者熟悉AXI、CHI等总线协议，UMA/NUMA等存储架构；7、或者熟悉ISP/CV等视觉加速； 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
【27届校招】设计交付工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。 职位要求 1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC
【27届校招】IP设计工程师 上海、深圳 正式 研发 - 电子 / 半导体 芯片板块 职位描述 1、负责超大规模AI芯片中IP设计，包括矩阵计算、向量计算、视觉处理、存储/互联/调度/同步/集成等；2、负责系统需求分解、微架构设计与PPA评估，撰写设计文档；3、负责RTL开发与子系统集成；4、协同各团队完成IP/子系统的PPA优化；5、指导和支持中后端设计团队完成IP/子系统的物理实现；6、支持芯片回片后的测试、性能/功耗调教等。 职位要求 1、计算机、电子、通信等相关专业硕士或以上学历；2、良好的学习能力、团队协作能力和解决问题能力；3、参加过电赛，机器人大赛者优先；4、熟悉TensorCore/NVDLA/MMA等高性能计算架构；5、或者熟悉OpenMP/CUDA等并行计算架构；6、或者熟悉AXI、CHI等总线协议，UMA/NUMA等存储架构；7、或者熟悉ISP/CV等视觉加速； 投递...
高级嵌入式系统工程师（FPGA） 热招 上海、深圳 全职 研发 职位描述 1.深入理解智能硬件产品需求，与软件、硬件、算法等团队协作，完成FPGA相关功能的需求分析、系统设计与技术实现；2.负责FPGA方案的系统架构设计与模块划分，包括概要设计、详细设计及相关文档编写；3.设计并实现FPGA核心功能模块，完成RTL代码编写、功能仿真及时序分析；4.负责FPGA上板调试及系统联调，分析并解决开发和产品化过程中的复杂问题；5.解决多时钟域设计、时序收敛、稳定性、性能与可靠性等关键技术问题；6.持续优化FPGA系统架构和工程实现方式，提升系统可维护性、开发效率和产品质量。 职位要求 1.本科及以上学历，电子、通信、自动化、计算机等相关专业；2.5年及以上FPGA/嵌入式系统相关开发经验，具备系系统级设计与交付能力；3.熟悉主流FPGA厂商及芯片系列，具备FPGA资源规划和系统选型经验；4.熟练使用Verilog/VHDL，具备FPGA逻辑设计、时序约束、时序分析及功能仿真的实际经验；5.熟练使用FPGA开发与调试工具；6.熟悉常见接口及其时序特性，如I2C/UART/SPI/SDIO/MIPI等；7.有FPGA与SoC（Linux/RTOS）协同设计经验优先；8.有显示系统、高速数据通路或复杂时序控制相关经验优先。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Position Description: Responsible for development and maintenance of the synthesizer for Palladium. Implementation for new VHDL/Verilog
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Title: Principal Design Engineer Location: Shanghai, China Job Summary We are looking for a Principal
FPGA工程师-2027届 20-30K 北京、上海、苏州、西安 研发 - 电子 / 半导体 硕士及以上 职位描述 1. 硬件调试与验证： 负责FPGA相关硬件电路的调试、验证与问题定位，确保硬件功能的稳定可靠。2. FPGA设计与实现： - 参与FPGA功能相关的数字信号处理（DSP）算法研究、仿真、方案设计与性能评估，特别是面向测试测量应用的算法； - 负责将各类信号处理算法（如数字滤波、FFT/IFFT、数字下变频/上变频、触发判决、数据压缩等）通过RTL代码（Verilog/VHDL）高效实现、优化与仿真验证； - 搭建和维护高效的FPGA验证环境，编写测试用例，确保设计质量； - 负责FPGA上板调试、系统联调及性能优化。3. 驱动开发与支持： - 负责与FPGA功能相关的外设芯片驱动程序的开发、调试与维护； - 配合软件团队完成FPGA与嵌入式系统的接口调试与功能集成。4. 文档撰写与知识共享： 撰写相关的技术文档，参与技术评审，进行知识分享与经验总结。 职位要求 1. 学历专业： 硕士及以上学历，电子信息工程、通信工程、计算机科学与技术、微电子、自动化、信号与信息处理等相关专业。2. FPGA基础扎实： - 熟悉数字电路设计原理，掌握Verilog或VHDL等硬件描述语言，具备良好的编码风格。 -
架构建模与性能分析工程师 上海、合肥 社招 全职 工程技术 本科及以上 工作年限不限 职位描述 岗位概述参与智能辅助驾驶 SoC 芯片的架构建模与性能分析工作。通过搭建和维护 cycle-accurate 级别的性能模型，对总线互联、内存子系统及典型 workload 进行建模与仿真，输出架构设计的量化依据，支撑芯片规格定义与微架构决策。核心职责1.架构建模基于 C++/Python 搭建和维护 SoC 级 cycle-accurate 性能模型对 总线拓扑、仲裁策略、Cache 层次结构等关键模块进行参数化建模根据芯片规格演进持续迭代模型，确保模型与设计意图一致2.性能分析针对典型应用场景进行 workload 特征分析与 trace 采集/回放分析总线带宽/延迟瓶颈，输出互联架构优化建议评估 DDR 带宽利用率、Cache 命中率等内存子系统关键指标，协助定义存储层次规格3.RTL 校准与验证将性能模型与 RTL 仿真结果进行对比校准，定位精度偏差并持续收敛协助定义性能回归测试集，确保模型在架构迭代中保持有效性 职位要求 必备条件计算机体系结构、电子工程、微电子等相关专业本科及以上学历熟练掌握 C++ 和 Python，具备良好的工程编码能力理解
SummaryAre you passionate about changing the world? As a member of our multifaceted group, you will have the outstanding and rewarding opportunity to craft upcoming products that will delight and encourage millions of Apple’s customers every
数字IC验证高级资深工程师 南京、上海、西安 全职 研发 - 电子 / 半导体 职位描述 1.负责复杂IP的数字验证，包括功能testbench开发，开发tests进行功能验证，完成function/code coverage 职位要求 1.微电子相关专业，硕士及以上学历优先。2.5年以上数字IC验证经验，丰富的复杂SOC/IP的验证3.丰富的脚本经验，Python/Perl等4.丰富的UVM/System Verilog验证经验5.丰富的数字芯片验证经验，包括testbench/tests开发，RTL simulation/debug, function/code coverage分析收敛，Gate-Level-Simualtion。6.掌握下列任一方向优先： a：PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂SOC/IP验证； 投递...
数字IC设计总监 南京、上海 全职 研发 - 电子 / 半导体 职位描述 1.带领数字IC设计团队完成复杂IP的设计开发2.负责复杂IP的数字前端设计开发工作，包括功能的RTL实现，Lint, CDC, 综合，时序分析，DFT，timing/power/area/performance优化3.与验证/STA/模拟/后端团队密切合作 职位要求 1.微电子相关专业，硕士及以上学历优先， */ *毕业院校。2.10年以上数字IC前端设计经验，参与过复杂SOC/IP的开发3.丰富的数字IC设计前端经验，包括RTL实现，Lint, CDC, 综合，静态时序分析（STA），DFT，timing/power/area/performance优化。4.良好的团队管理经验5.掌握下列任一方向优先： a：PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂IP开发； b：带领团队完成过复杂IP开发 投递...
软件研发工程师（原型测试和硬件仿真） 北京、深圳、上海、西安、成都 全职 研发 - 电子 / 半导体 职位描述 研发和产品化同时包含软件和硬件的EDA工具系列。1、开发和测试高质量C++软件，以满足国内外芯片厂商需求；2、研究，创新和实现高性能算法和数据结构来有效解决问题，提供优化的软件性能；开发设计，讲解和记载软件的功能规范和测试计划；3、有效调试，定位和修正大型工业软件（C++）中复杂的程序问题；与资深研发工程师共同讨论合作，理解需求，设计软件架构，完成数据结构及算法的实现和测试；4、与其他的EDA研发团队沟通合作以共同完成大型软件的开发，测试和产品化。 职位要求 1、计算机、电子、数学、物理或其他相关专业博士、硕士或本科学历；2、一年以上C++编程经验；3、对研究开发，测试和调试高质量工业级大型软件有热情；4、 有兴趣去不断的学习，创新和优化算法或数据结构；5、有以下任何经验者优先：基于FPGA或处理器的原型测试或硬件模拟，RTL设计、逻辑综合、图形分区、布局、布线、物理优化、静态时序分、图形学算法、组合优化、机器学习、回归分析，或形式验证方法；6、基本的英语听说读写和理解能力；7、 面试内容可能包括：基本C++代码编写和分析，以及基本算法和数据结构设计和分析。 投递...