数字前端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、架构与方案设计：分析数字芯片需求，细化芯片模块架构与方案设计，撰写设计文档，承担交付职责。2、AI辅助RTL开发：借助 Claude Code、Codex 等 AI 编码工具，完成核心模块的 RTL 设计与高效代码生成，保障逻辑正确性与可靠性。3、PPA与时序优化：开展芯片 PPA评估与优化，解决关键时序与性能瓶颈，协助完成 STA。4、全流程协同流片：完成模块/SoC集成，协同验证、后端、DFT及固件团队，支撑芯片端到端全流程开发与最终成功流片。5、前沿技术落地：跟踪 Agentic AI 等行业先进设计方法，探索并优化基于AI Coding的芯片自动化设计工作流，持续提升研发效率。 职位要求 学历专业：本科及以上学历，微电子、电子信息、计算机或集成电路等相关专业。1、专业技能：熟悉数字芯片端到端设计流程，具备扎实的架构设计、RTL编码（Verilog/SystemVerilog）及逻辑综合能力。2、AI 工具应用：熟悉 AI Coding，熟练使用 Claude Code、Codex 等 AI 辅助工具，能将其深度融入日常硬件代码编写与微架构设计中。3、项目经验：3年以上数字前端开发经验，有端到端 RTL 设计、验证、综合及成功流片（Tape-out）经验。4、综合素质：具备较强的分析和解决问题能力，学习能力强，能快速掌握最新的 AI 辅助芯片研发工具与方法。5、加分项：有搭建 AI 自动化设计工作流经验，或具备 CPU/NOC/AI 加速器等复杂模块设计经验者优先。 投递...
数字后端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、全流程物理实现：负责数字芯片从网表到最终版图交付的完整物理设计全流程，保障芯片项目顺利流片。2、AI与自动化开发：借助 Claude Code、Codex 等 AI 辅助编码工具，开发并持续迭代芯片后端设计自动化工作流。负责沉淀相关AI command、skill、mcp、sub-agent，提升团队研发效率。3、布局布线与约束管理：参与芯片顶层及模块级布局规划、时钟树综合与布局布线。处理先进工艺下的复杂布线约束，包括但不限于 PDN Pattern、OCV、DFM、DTCO。4、PPA优化与签核：开展芯片的功耗、性能、面积优化。负责全芯片的静态时序分析、电源完整性、信号完整性分析以及 DRC/LVS/ERC 等物理验证工作。5、前后端协同：基于对端到端 RTL 设计、验证及逻辑综合的深刻理解，与前端设计团队深度协同，在项目前期介入规划以规避物理实现风险。 职位要求 1、学历专业：本科及以上学历，微电子、电子工程、集成电路等相关专业基础扎实。2、项目经验：3年以上数字芯片后端物理设计经验，具备先进工艺下完整大芯片成功流片（Tape-out）实战经验。3、核心技能：精通数字后端物理设计与签核全流程，熟练使用行业主流后端 EDA 工具（如 Innovus, FC, PT, Voltus, Redhawk, Calibre 等）。4、AI 与编程能力：熟悉 AI Coding 技术，能熟练运用 Claude
数字设计工程师 上海 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 职位描述：1、负责数字芯片系统设计、架构设计、接口设计；编写相关架构设计文档。2、负责执行数字芯片系统设计、数字模块设计 数模混合接口设计等详细设计方案包括RTL coding，仿真，综合和时序分析等。3、负责数字芯片顶层设计和集成，时钟复位结构设计，与后端配合完成芯片的实现4、和应用工程师和模拟工程师一起完成系统测试任务，编写相关文档。 职位要求 1、硕士及以上学历，2年以上数字芯片设计经验。2、有成功流片经验，熟悉数字芯片设计和开发流程，熟练使用常用的工具，把控子模块和顶层交付质量3、有以下经验者优先：有RSICV SoC设计经验，有顶层集成和时钟复位设计经验，数字信号处理算法。 投递...
DFT Application Engineer Manager Location: Shanghai We Are: Synopsys is the leader in engineering solutions from silicon to systems, enabling customers to rapidly innovate AI-powered products. We deliver industry-leading silicon design, IP, simulation and analysis solutions,
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Requirements: Deep expertise in ASIC development, especially logic design, RTL coding, verification, synthesis, timing closure and physical design flow Deep expertise in Ethernet switch architecture, including:
SOC设计工程师 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、参与SOC系统的设计、分析和开发工作；2、参与SOC顶层或子模块的设计工作，根据需求制定各模块的设计规格和详细设计方案；3、完成RTL代码以及质量检查（lint,CDC，预综合等）预综合并输出timingspec；4、结合产品实际需求，在chiplet片间互联、处理器微架构等前沿技术领域进行探索和分析；5、跟踪和研究各个领域的技术进展及业界新技术。 职位要求 1、微电子、集成电路、电子信息、通信工程、计算机等相关专业；2、符合如下任一条件：a.掌握Verilog语言并具备一定的coding能力，一定程度上掌握SOC的设计流程，并熟悉Synopsys/Cadence/Mentor等公司的EDA工具优先；b.了解芯片设计基本知识，如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等)优先；c.熟悉CHI.AXI/AHB/APB等AMBA或其它总线协议优先；3、积极主动，认真严谨，有良好的沟通能力和团队合作能力。 投递...
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Requirements: Familiar with ASIC development, especially logic design, RTL coding, verification, synthesis, timing closure and physical design flow Familiarity with Ethernet switching concepts, such as: L2/L3
Not only pursuing the outstanding chip performance, NVIDIA also keeps chasing for the power efficiency in every product. Perf-per-Watt is crucial to us. Power Analysis and Optimization Team is responsible for helping IP teams to define
The NVIDIA GPU clocks group is looking for an excellent Senior ASIC Design Engineer to join the team. The Team is responsible for crafting all aspects of GPU clocking. We collaborate with the frontend design team