【27届暑期】数字IC综合实现实习生上海实习研发 - 电子 / 半导体职位描述1. 逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2. 静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3. 形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4. 设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5. 与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。职位要求1. 微电子、集成电路、电子工程、计算机科学等相关专业，硕士以上学历。2. 扎实的数字电路知识基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3. 熟悉Verilog或SystemVerilog等数字电路设计语言。4. 熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。5. 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。6. 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1. 有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2. 对UPF等低功耗设计流程有实际项目经验。熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。3. 在形式验证、逻辑综合或STA方面有深入的研究或项目经验。投递...
【27届暑期】SOC芯片设计实习生上海实习研发 - 电子 / 半导体职位描述1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。职位要求1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC 开发设计流程（RTL→Synthesis→DFT-PD）及前端常用 EDA 工具（VCS/VERDI/SpyGlass 等）。加分项：1. 熟悉高速接口协议/设计 (DDR/PCIE/USB/ETH/UFS/MIPI),
Amazon Private Brands is looking for a Social Responsibility Manager to implement responsible sourcing programs, prevent & remediate risks and improve social responsibilities performance with global suppliers, including managing implementation of new initiatives. Amazon is committed