高级SoC设计工程师 上海、合肥 社招 全职 数字技术 - 芯片研发 本科及以上 3-5 年 职位描述 核心模块设计：负责子系统的架构定义、微架构设计及RTL集成工作，确保低功耗场景下的时钟、复位、唤醒及电源管理逻辑的正确性。需求分析与拆解：参与芯片级规格定义，负责分析产品需求，分解SoC设计规格点，输出详细的设计方案和微架构文档。高质量RTL交付：负责核心模块的Verilog RTL代码编写与交付，确保代码满足时序、功耗和面积（PPA）目标。关键流程把控：负责完成代码的Lint、CDC、RDC、Pre-syn 以及DFT DRC检查，从流程端保证设计质量。并配合Power工程师完成子系统功耗分析和功耗目标对齐。启动与调试支持：精通SoC通用启动（Boot）流程，协助验证团队完成子系统的功能验证，并支持底层固件（BootROM/SPL）的软硬件联调与硅后Bring-up。 职位要求 1. 基本要求微电子、电子工程、计算机科学等相关专业，本科及以上学历，3年以上数字IC设计经验。有成功流片经验更佳。2. 专业技能（掌握一项或多项即可）总线协议：精通AMBA总线协议（AXI/AHB/APB），熟悉基于总线的互联架构和地址映射。处理器架构：熟悉ARM Cortex-R/A系列处理器内核架构，了解其调试接口（JTAG/SWD）及复位/时钟管理机制。外设接口：熟悉常用低速外设协议，如IIC、UART、SPI/OSPI、TDM等，具备对应外设控制器设计或集成经验。启动流程：深刻理解SoC通用Boot流程（如从ROM启动、加载FSBL、PLL/时钟初始化配置、安全启动校验等），熟悉BootROM代码流程或Firmware加载机制。EDA工具与流程：精通SpyGlass或VC Lint等静态检查工具，能独立解决CDC/RDC违例。熟悉综合流程及DFT DRC检查规则，能配合后端团队进行时序收敛。3. 加分项（优先考虑）有低功耗设计（UPF/CPF） 经验。有车规芯片开发经验 投递...
芯片设计工程师-总线方向 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、负责总线相关模块的架构文档、设计文档编写；2、负责总线相关模块的设计开发；3、参与系统总线的方案制定、集成交付；4、支撑总线验证、交付、物理实现、样片测试等相关活动。 职位要求 1、微电子/集成电路/电子信息/通信工程/计算机等相关专业；2、符合如下任一条件：a.熟悉VHDL/Verilog、SV等数字芯片设计及验证语言，参与过FPGA设计或验证，理解数字芯片综合(SYN)/时序分析(STA)；b.了解芯片设计基本知识，如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等)；c.熟悉CHI.AXI/AHB/APB等AMBA或其它总线协议；3.积极主动，认真严谨，有良好的沟通能力和团队合作能力。 投递...
SOC设计工程师 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、参与SOC系统的设计、分析和开发工作；2、参与SOC顶层或子模块的设计工作，根据需求制定各模块的设计规格和详细设计方案；3、完成RTL代码以及质量检查（lint,CDC，预综合等）预综合并输出timingspec；4、结合产品实际需求，在chiplet片间互联、处理器微架构等前沿技术领域进行探索和分析；5、跟踪和研究各个领域的技术进展及业界新技术。 职位要求 1、微电子、集成电路、电子信息、通信工程、计算机等相关专业；2、符合如下任一条件：a.掌握Verilog语言并具备一定的coding能力，一定程度上掌握SOC的设计流程，并熟悉Synopsys/Cadence/Mentor等公司的EDA工具优先；b.了解芯片设计基本知识，如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等)优先；c.熟悉CHI.AXI/AHB/APB等AMBA或其它总线协议优先；3、积极主动，认真严谨，有良好的沟通能力和团队合作能力。 投递...