Refine Reset All
Sort by
Job Title
Job Type
Employer/Recruiter
Date Posted
Job Title
Skills
Location
Job Type
Employer/Recruiter
All Filters

Sta Jobs In China - 49 Job Positions Available

Top Cities:
1 – 20 of 49 jobs
NIO jobs

芯片后端实现工程师 合肥 社招 全职 数字技术 - 芯片研发 本科及以上 3-5 年 职位描述 负责车规超大芯片后端实现全流程交付。工作专长包含如下分类一个或者一个以上领域。1. SDC整合,逻辑综合,时序分析,形式验证,低功耗检查。2. 模块/系统级别物理设计,大型芯片顶层物理设计。3. 芯片顶层时钟规划和设计。4. 芯片Bump/RDL设计。5. 芯片电源网络设计以及IREM检查。6. 芯片物理验证,可靠性验证。7. 芯片全局STA策略制定和时序收敛。8. 标准单元定制和K库以及关键路径spice仿真验证。9. 先进工艺后端流程开发和平台建设。 职位要求 1. 微电子、电子工程等相关专业本科及以上学历,在芯片领域工作1年以上。2. 熟悉一种或者多种Cadence/Synopsys/ansys/mentor等EDA公司相关芯片设计工具。 3. 有熟练的tcl/python/perl等脚本能力。4. 有TSMC 5nm以及更先进工艺节点设计量产经验者优先。 投递...

Premium Full-time
NIO  25 days ago
上海合见工业软件集团有限公司 UniVista jobs

数字IC设计总监 南京、上海 全职 研发 - 电子 / 半导体 职位描述 1.带领数字IC设计团队完成复杂IP的设计开发2.负责复杂IP的数字前端设计开发工作,包括功能的RTL实现,Lint, CDC, 综合,时序分析,DFT,timing/power/area/performance优化3.与验证/STA/模拟/后端团队密切合作 职位要求 1.微电子相关专业,硕士及以上学历优先, */ *毕业院校。2.10年以上数字IC前端设计经验,参与过复杂SOC/IP的开发3.丰富的数字IC设计前端经验,包括RTL实现,Lint, CDC, 综合,静态时序分析(STA),DFT,timing/power/area/performance优化。4.良好的团队管理经验5.掌握下列任一方向优先: a:PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂IP开发; b:带领团队完成过复杂IP开发 投递...

Premium Full-time
上海合见工业软件集团有限公司 UniVista  21 days ago
上海合见工业软件集团有限公司 UniVista jobs

数字IC设计主任工程师 南京、上海 全职 研发 - 电子 / 半导体 职位描述 1.负责复杂IP的数字前端设计开发工作,包括功能的RTL实现,Lint, CDC, 综合,时序分析,DFT,面积/时序/功耗的优化2.与验证/STA/模拟/后端团队密切合作 职位要求 1.微电子相关专业,硕士及以上学历优先。2.7年以上数字IC前端设计经验,参与过复杂SOC/IP的开发3.丰富的数字IC设计前端经验,包括RTL实现,Lint, CDC, 综合,静态时序分析(STA),DFT,timing/power/area/performance优化。4.掌握下列任一方向优先: a:PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂IP开发; 投递...

Premium Full-time
上海合见工业软件集团有限公司 UniVista  21 days ago
Xiaomi jobs

芯片设计实现工程师 上海 社招 全职 职位 ID:A99784 职位描述 1.完成SOC芯片Synthesis,SDC,STA,Formal,UPF,CLP check等工作,衔接前端设计与DFT/PR工程师2.负责制定项目signoff标准3.负责芯片投片前各项signoff(STA/Formal/CLP/Power)检查 4.负责先进工艺的导入,挖掘工艺演进带来的PPA收益 职位要求 1.微电子、计算机等相关专业硕士科及以上学历 2.具有扎实的数字电路理论基础,熟悉数字电路IC设计流程3.掌握Verilog语言,静态时序分析概念清晰4.熟练使用一种综合工具,DC或Genus 5.熟悉脚本语言,tcl,perl,或python 6.具有良好的沟通与组织协调能力 投递...

Premium Full-time
Xiaomi  21 days ago
北京思朗科技有限责任公司 jobs

2026校招-微处理器数字集成电路设计工程师-北京 北京 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历;2. 掌握数字集成电路基础知识、熟悉芯片设计流程,有综合、验证、STA经验者优先;3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先;4. 有门级逻辑设计经验者优先。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-微处理器数字集成电路设计工程师-成都 成都 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历;2. 掌握数字集成电路基础知识、熟悉芯片设计流程,有综合、验证、STA经验者优先;3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先;4. 有门级逻辑设计经验者优先。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-微处理器数字集成电路设计工程师-西安 西安 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历;2. 掌握数字集成电路基础知识、熟悉芯片设计流程,有综合、验证、STA经验者优先;3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先;4. 有门级逻辑设计经验者优先。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-IP设计工程师(GPGPU)-北京 北京 校招 正式 职位描述 1. 参与微架构设计、RTL、综合/STA到测试交付全流程。接触计算前端模块(SM计算控制、调度器、Cache、一致性等)与功耗优化;2. 根据规范完成微架构设文档计与RTL 实现;3. 联合 DV 搭建 UVM 接口、断言(SVA)并参与仿真回归;4. 与架构/算法团队协作,对指令发射、存储层次和一致性协议提出实现约束。 职位要求 1. 硕士以上学历,电子信息/计算机体系结构/微电子等相关专业或有相关实习经验;2. 扎实数字电路基础,熟练 SystemVerilog/Verilog,了解 SVA/UVM;会 Python/TCL 脚本;3. 理解综合/STA/功耗分析基本方法;4. 对 CUDA/SIMT/warp、共享内存、coalescing/bank 冲突有直观理解;5. 加分项:有 GPU/CPU IP 实现或片上网络/一致性协议经验。 投递...

Premium Full-time Dvs Ips
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-DFT工程师-深圳 深圳 校招 正式 职位描述 岗位职责1. 参与SOC的DFT测试计划、测试结构定义,测试SPEC;2. Block DFT电路的实现和验证,包括MBIST、SCAN;3. DFT SDC的生成; 4. DFT相关的STA的Signoff;5. DFT测试的向量的生成和验证;6. 协助完成ATE机台测试failure 诊断。 职位要求 任职要求1. 本科及以上微电子相关专业 ;2. 具有数字芯片开发经验的优先; 投递...

Premium Full-time Dft
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-DFT工程师-成都 成都 校招 正式 职位描述 岗位职责1. 参与SOC的DFT测试计划、测试结构定义,测试SPEC;2. Block DFT电路的实现和验证,包括MBIST、SCAN;3. DFT SDC的生成; 4. DFT相关的STA的Signoff;5. DFT测试的向量的生成和验证;6. 协助完成ATE机台测试failure 诊断。 职位要求 任职要求1. 本科及以上微电子相关专业 ;2. 具有数字芯片开发经验的优先; 投递...

Premium Full-time Dft
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-DFT工程师-北京 北京 校招 正式 职位描述 岗位职责1. 参与SOC的DFT测试计划、测试结构定义,测试SPEC;2. Block DFT电路的实现和验证,包括MBIST、SCAN;3. DFT SDC的生成; 4. DFT相关的STA的Signoff;5. DFT测试的向量的生成和验证;6. 协助完成ATE机台测试failure 诊断。 职位要求 任职要求1. 本科及以上微电子相关专业 ;2. 具有数字芯片开发经验的优先; 投递...

Premium Full-time Dft
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-IP设计工程师(GPGPU)-成都 成都 校招 正式 职位描述 1. 参与微架构设计、RTL、综合/STA到测试交付全流程。接触计算前端模块(SM计算控制、调度器、Cache、一致性等)与功耗优化;2. 根据规范完成微架构设文档计与RTL 实现;3. 联合 DV 搭建 UVM 接口、断言(SVA)并参与仿真回归;4. 与架构/算法团队协作,对指令发射、存储层次和一致性协议提出实现约束。 职位要求 1. 硕士以上学历,电子信息/计算机体系结构/微电子等相关专业或有相关实习经验;2. 扎实数字电路基础,熟练 SystemVerilog/Verilog,了解 SVA/UVM;会 Python/TCL 脚本;3. 理解综合/STA/功耗分析基本方法;4. 对 CUDA/SIMT/warp、共享内存、coalescing/bank 冲突有直观理解;5. 加分项:有 GPU/CPU IP 实现或片上网络/一致性协议经验。 投递...

Premium Full-time Dvs Ips
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-IP设计工程师(GPGPU)-西安 西安 校招 正式 职位描述 1. 参与微架构设计、RTL、综合/STA到测试交付全流程。接触计算前端模块(SM计算控制、调度器、Cache、一致性等)与功耗优化;2. 根据规范完成微架构设文档计与RTL 实现;3. 联合 DV 搭建 UVM 接口、断言(SVA)并参与仿真回归;4. 与架构/算法团队协作,对指令发射、存储层次和一致性协议提出实现约束。 职位要求 1. 硕士以上学历,电子信息/计算机体系结构/微电子等相关专业或有相关实习经验;2. 扎实数字电路基础,熟练 SystemVerilog/Verilog,了解 SVA/UVM;会 Python/TCL 脚本;3. 理解综合/STA/功耗分析基本方法;4. 对 CUDA/SIMT/warp、共享内存、coalescing/bank 冲突有直观理解;5. 加分项:有 GPU/CPU IP 实现或片上网络/一致性协议经验。 投递...

Premium Full-time Dvs Ips
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-内核设计工程师-北京 北京 校招 正式 职位描述 1. 参与NPU内核的架构设计;2. 根据算法及应用需求完成内核指令集定义;3. 完成复杂总线系统、L2Cache、计算单元、Load/Store单元、算法加速等子系统的的架构定义、RTL设计、时序面积优化等工作;4. 配合验证、算法等相关部门完成模块功能及性能优化;5. 参与SDC设计,配合实现部门完成Synthesis、DFT、STA等;6. 参与芯片设计流程建设 职位要求 1. 通信、电子、计算机等相关专业硕士及以上学历;2. 数字电路设计相关经验;3. 熟练掌握Verilog和相关仿真环境; 有一定的脚本开发能力(python、perl、shell);4. 了解IC时序、面积、功耗优化方法 ;5. 熟悉ARM、RISC-V、L2Cache、GPU或流处理器、任务队列等高度定制化单元(一项或多项)开发经验者优先;6. 良好的沟通能力和团队合作精神。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-内核设计工程师-成都 成都 校招 正式 职位描述 1. 参与NPU内核的架构设计;2. 根据算法及应用需求完成内核指令集定义;3. 完成复杂总线系统、L2Cache、计算单元、Load/Store单元、算法加速等子系统的的架构定义、RTL设计、时序面积优化等工作;4. 配合验证、算法等相关部门完成模块功能及性能优化;5. 参与SDC设计,配合实现部门完成Synthesis、DFT、STA等;6. 参与芯片设计流程建设。 职位要求 1. 通信、电子、计算机等相关专业硕士及以上学历;2. 数字电路设计相关经验;3. 熟练掌握Verilog和相关仿真环境; 有一定的脚本开发能力(python、perl、shell);4. 了解IC时序、面积、功耗优化方法 ;5. 熟悉ARM、RISC-V、L2Cache、GPU或流处理器、任务队列等高度定制化单元(一项或多项)开发经验者优先;6. 良好的沟通能力和团队合作精神。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-内核设计工程师-西安 西安 校招 正式 职位描述 1. 参与NPU内核的架构设计;2. 根据算法及应用需求完成内核指令集定义;3. 完成复杂总线系统、L2Cache、计算单元、Load/Store单元、算法加速等子系统的的架构定义、RTL设计、时序面积优化等工作;4. 配合验证、算法等相关部门完成模块功能及性能优化;5. 参与SDC设计,配合实现部门完成Synthesis、DFT、STA等;6. 参与芯片设计流程建设。 职位要求 1. 通信、电子、计算机等相关专业硕士及以上学历;2. 数字电路设计相关经验;3. 熟练掌握Verilog和相关仿真环境; 有一定的脚本开发能力(python、perl、shell);4. 了解IC时序、面积、功耗优化方法 ;5. 熟悉ARM、RISC-V、L2Cache、GPU或流处理器、任务队列等高度定制化单元(一项或多项)开发经验者优先;6. 良好的沟通能力和团队合作精神。 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-中后端设计工程师-西安 西安 校招 正式 职位描述 岗位职责:1. 负责从netlist到GDS signoff的后端设计工作(布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等),能从实现角度优化芯片时序、面积和功耗;2. 能够开展中端DC综合,形式验证,STA等工作;3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求:1. 集成电路、微电子、通信类相关专业硕士及以上学历;2. 有数字中后端项目经验者优先;3. 至少熟悉一种数字中后端主流EDA工具(DC、Genus、ICC2、Innovus等);4. 具备简单脚本编写能力(tcl/perl等);5. 擅长沟通与协调,有责任心。6. 有EDA领域研究经历优先 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-中后端设计工程师-成都 成都 校招 正式 职位描述 岗位职责:1. 负责从netlist到GDS signoff的后端设计工作(布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等),能从实现角度优化芯片时序、面积和功耗;2. 能够开展中端DC综合,形式验证,STA等工作;3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求:1. 集成电路、微电子、通信类相关专业硕士及以上学历;2. 有数字中后端项目经验者优先;3. 至少熟悉一种数字中后端主流EDA工具(DC、Genus、ICC2、Innovus等);4. 具备简单脚本编写能力(tcl/perl等);5. 擅长沟通与协调,有责任心。6. 有EDA领域研究经历优先 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-中后端设计工程师-北京 北京 校招 正式 职位描述 岗位职责:1. 负责从netlist到GDS signoff的后端设计工作(布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等),能从实现角度优化芯片时序、面积和功耗;2. 能够开展中端DC综合,形式验证,STA等工作;3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求:1. 集成电路、微电子、通信类相关专业硕士及以上学历;2. 有数字中后端项目经验者优先;3. 至少熟悉一种数字中后端主流EDA工具(DC、Genus、ICC2、Innovus等);4. 具备简单脚本编写能力(tcl/perl等);5. 擅长沟通与协调,有责任心。6. 有EDA领域研究经历优先 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago
北京思朗科技有限责任公司 jobs

2026校招-中后端设计工程师-合肥 合肥 校招 正式 职位描述 岗位职责:1. 负责从netlist到GDS signoff的后端设计工作(布局、电源规划、CTS、布线、时序修正、IR分析、串扰、天线效应修复、寄生提取、物理验证等),能从实现角度优化芯片时序、面积和功耗;2. 能够开展中端DC综合,形式验证,STA等工作;3. 参与SOC芯片的布局和顶层集成。 职位要求 任职要求:1. 集成电路、微电子、通信类相关专业硕士及以上学历;2. 有数字中后端项目经验者优先;3. 至少熟悉一种数字中后端主流EDA工具(DC、Genus、ICC2、Innovus等);4. 具备简单脚本编写能力(tcl/perl等);5. 擅长沟通与协调,有责任心。6. 有EDA领域研究经历优先 投递...

Premium Full-time
北京思朗科技有限责任公司  20 days ago

Subscribe for job alerts and resources to make your job search easier!

Confirmation email sent to

Check your email and click on the link to start receiving your job alerts

Receive the latest job openings for:

sta

You also might be interested in:

设计工程师

Riders

CIOs

Android

Timing

Ips

Confirmation email sent to

Check your email and click on the link to start receiving your job alerts

All Filters Apply
Sort by
Job Title
Job Type
Employer/Recruiter