Sta 招聘 在 中国 - 107 Job Positions Available

NPU设计专家 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 职位描述- 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题职位要求- 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等 职位要求 加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...

NPU设计专家（高阶） 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 职位描述- 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题职位要求- 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等 职位要求 加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...

NPU设计专家 北京、上海、杭州 全职 研发 - 电子 / 半导体 职位描述 - 理解NPU的设计Spec，进行NPU子系统的微架构设计- 带领设计团队完成NPU中重要模块比如张量运算单元和向量运算单元的设计- 支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化- 根据需求完成PPA优化- 配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题 职位要求 - 计算机、电子工程及相关专业硕士毕业- 8年以上芯片架构/前端设计经验- 有NPU/GPU/DSP/CPU设计经验- 熟练使用EDA，如VCS，Verdi，DC，primetime等- 熟悉前端设计流程，包括RTL，验证，综合，STA等加分项：- 熟悉神经网络，如CNN，Transformer等- 熟悉至少一种脚本语言，如Tcl，perl，python等- 熟悉Power Artist，PTPX等- 有DFT经验，如SCAN，BIST等- 有低功耗设计经验- 有硅片bringup经验- 有team管理经验 投递...

NPU IP 设计专家 上海、北京 全职 互联网 / 电子 / 网游 职位描述 职责:1.参与NPU系统的RTL设计2.根据微架构设计文档,独立完成重要模块比如指令队列,标量核,总线接口模块等模块的设计3.支持验证团队,配合验证完成覆盖率的分析与优化4.根据需求进行性能、功耗、面积迭代优化,对接中后端团队完成后端设计5.支持数字电路从RTL到GDSII的实现:逻辑综合,形式验证,低功耗分析优化,以及时钟分析、时序约束、STAsignoff等工作6.支持综合、Formal,Timingflow的搭建和维护任职资格:计算机、电子工程及相关专业硕士毕业,3年以上芯片架构/前端设计经验熟练掌握Verilog、VHDL等设计语言,熟悉IP设计其中一种:crossbar/noc架构、向量加速器、数值计算、内存管理、数据搬运等熟练使用EDA,如Spyglass、VCS、Verdi、DC、primetime、Formality等相关设计工具熟悉前端设计流程,包括RTL,验证,综合,STA等加分项:熟悉NPU体系结构,熟悉AI算法,如llama,Transformer等有低功耗设计经验,熟悉PowerArtist,PTPX等有中端经验,熟悉SDC设计有AI芯片成功设计经验 职位要求 - 投递...

芯片设计工程师-RTL方向 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 1.根据架构需求文档，输出芯片设计文档 2.负责相关模块RTL设计和优化，满足有竞争力的性能， 功耗和面积需求 3.负责RTL Lint，SDC，STA分析，CDC/RDC检查，配合后端团队完成芯片物理实现，实现时序收敛，满足物理验证需求 4.配合验证团队，完成芯片的功能验证和调试，实现覆盖率收敛 职位要求 1.本科以上学历 2.两年以上工作经验，熟悉前端数字设计流程和工具 (Synthesis，lint，DFT，simulator等) 3.沟通能力良好，有团队合作精神 加分项:1.有大型活动项目RTL顶层集成经验2.任何类型的片上网络相关经验，低功耗设计优化、时钟复位网络设计经验3.熟练的脚本需要编写能力(tcl，shell，python） 投递...

Please Note: 1. If you are a first time user, please create your candidate login account before you apply for a job. (Click Sign In Create Account) 2. If you already have a Candidate Account, please

【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...

数字前端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、架构与方案设计：分析数字芯片需求，细化芯片模块架构与方案设计，撰写设计文档，承担交付职责。2、AI辅助RTL开发：借助 Claude Code、Codex 等 AI 编码工具，完成核心模块的 RTL 设计与高效代码生成，保障逻辑正确性与可靠性。3、PPA与时序优化：开展芯片 PPA评估与优化，解决关键时序与性能瓶颈，协助完成 STA。4、全流程协同流片：完成模块/SoC集成，协同验证、后端、DFT及固件团队，支撑芯片端到端全流程开发与最终成功流片。5、前沿技术落地：跟踪 Agentic AI 等行业先进设计方法，探索并优化基于AI Coding的芯片自动化设计工作流，持续提升研发效率。 职位要求 学历专业：本科及以上学历，微电子、电子信息、计算机或集成电路等相关专业。1、专业技能：熟悉数字芯片端到端设计流程，具备扎实的架构设计、RTL编码（Verilog/SystemVerilog）及逻辑综合能力。2、AI 工具应用：熟悉 AI Coding，熟练使用 Claude Code、Codex 等 AI 辅助工具，能将其深度融入日常硬件代码编写与微架构设计中。3、项目经验：3年以上数字前端开发经验，有端到端 RTL 设计、验证、综合及成功流片（Tape-out）经验。4、综合素质：具备较强的分析和解决问题能力，学习能力强，能快速掌握最新的 AI 辅助芯片研发工具与方法。5、加分项：有搭建

数字设计工程师 北京、上海、深圳、中国香港 全职 研发 - 电子 / 半导体 职位描述 1. 负责数字芯片核心模块的 RTL 设计、优化与交付，确保功能、时序及低功耗要求达标。2. 根据架构方案完成微架构拆分、接口规格设计，处理跨时钟域、复杂数据通路等关键技术点。3. 参与 DV、PD、DFT 协同流程，配合完成设计收敛、静态时序分析（STA）与功能验证问题定位。4. 配合架构团队进行性能建模，支持 Pre-silicon 调试，参与部分 Post-silicon 问题排查。5. 关注前沿设计方法和 EDA 工具链优化，持续提升设计质量与稳定性。 职位要求 1. 5 年以上数字 IC 设计经验，有大型 SoC / CPU / DSP /

验证工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1. 负责复杂数字模块或子系统的 验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。2. 基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。3. 主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。4. 负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。5. 支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。 职位要求 1. 5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。2.

Monolithic Power Systems, Inc. (MPS) is one of the fastest growing companies in the Semiconductor industry. We are worldwide technical leaders in Integrated Power Semiconductors and Systems Power delivery architectures. At MPS, we cultivate creativity, are

资深数字后端工程师 上海、合肥 全职 互联网 / 电子 / 网游 职位描述 岗位职责：1、负责数字芯片后端设计开发流程体系规范建设，优化项目设计开发流程；2、负责提供芯片后端设计和验证相关的技术支持； 3、负责管理项目后端开发过程的全流程细化管控和管理，项目进度、风险、质量、需求变更的管控，以及项目关键节点的管理； 4、负责数字后端团队建设工作，参与数字团队建设工作，逐步建立和完善人才培训、培养体系； 5、作为专家参与SoC及相关项目的评审把关。任职要求： 1、电子/微电子/集成电路等相关专业，本科学历及以上，8年及以上工作经验； 2、熟练掌握Netlist to GDSII全流程，精通STA 时序分析、PV 物理验证、SI/PI 信号/电源完整性分析 的一项或多项；有RTL综合或DFT设计能力和经验者优先； 3、熟悉FloorPlan, Place&Rounting, clock Tree，电源与规划等；4、熟练使用Encounter或ICC，熟悉布局布线、物理验证、STA、寄生参数提取等物理设计流程；5、有大规模SOC芯片的全芯片后端设计和验证能力及成功流片经验，具备先进工艺（28nm或22nm）的项目后端设计能力和经验者优先；6、工作严谨，认真负责，有良好的主动性和责任感，愿意全情投入到项目和团队工作中。 投递...

RMA Group, headquartered in Bangkok, Thailand, is a multi-sector group with over 9,000 employees and an operational presence in 17 countries. For 40 years, we have developed enduring partnerships to support the needs of our clients,

CIM 数字设计工程师-深圳/上海 深圳、上海 校招 正式 智能制造 / 工业互联网 / 工业自动化 职位描述 你将参与：1. 负责 CIM 数字模块的 RTL 设计与功能仿真2. 编写设计文档（微架构规格、寄存器规格等）3. 参与模块级/系统级集成与调试4. 与验证团队协作，完成设计交付5. 参与设计评审与代码 review 职位要求 1. 2027届毕业生，硕士及以上学历，微电子、集成电路等相关专业2. 有存算一体/SRAM 相关项目经历3. 熟练掌握 Verilog/SystemVerilog，熟悉 VCS/Xcelium 等仿真工具4. 了解数字后端流程（综合、STA）基本约束5. 有 CIM、AI 加速器、NPU/CPU/GPU 相关项目经历者优先 投递...

数字芯片设计工程师 北京、西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1.负责IP级.SoC级架构设计和RTL实现工作；2.优化模块和系统PPA；3.配合芯片验证工作，满足准出要求；4.参与芯片综合，并配合芯片后端实现工作；5.配合FPGA测试.系统联调.芯片扳级测试等工作。 职位要求 1.微电子/通信/计算机/自动化等相关专业，硕士及以上学历；2.精通Verilog/VHDL设计语言；3.有实际FPGA/ASIC经验优先，有脚本能力者优先；4.有相关综合，DFT及STA时序分析经验者优先；5.良好的团队合作意识和沟通能力。 投递...

芯片设计工程师-总线方向 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1、负责总线相关模块的架构文档、设计文档编写；2、负责总线相关模块的设计开发；3、参与系统总线的方案制定、集成交付；4、支撑总线验证、交付、物理实现、样片测试等相关活动。 职位要求 1、微电子/集成电路/电子信息/通信工程/计算机等相关专业；2、符合如下任一条件：a.熟悉VHDL/Verilog、SV等数字芯片设计及验证语言，参与过FPGA设计或验证，理解数字芯片综合(SYN)/时序分析(STA)；b.了解芯片设计基本知识，如代码规范、工作环境和工具、典型电路(异步、状态机、FIFO、时钟复位、memory、缓存管理等)；c.熟悉CHI.AXI/AHB/APB等AMBA或其它总线协议；3.积极主动，认真严谨，有良好的沟通能力和团队合作能力。 投递...

芯片设计实现工程师 西安、上海 校招 正式 硬件研发类 2027届校园招聘计划 职位描述 1.完成SOC芯片Synthesis，SDC，STA，Formal，UPF，CLPcheck等工作，衔接前端设计与DFT/PR工程师；2.负责制定项目signoff标准；3.负责芯片投片前各项signoff（STA/Formal/CLP/Power）检查；4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益。 职位要求 1.微电子.计算机等相关专业，硕士及以上学历；2.具有扎实的数字电路理论基础，熟悉数字电路IC设计流程；3.掌握Verilog语言，静态时序分析概念清晰；4.熟练使用一种综合工具，DC或Genus；5.熟悉脚本语言，tcl，perl，或python；6.具有良好的沟通与组织协调能力。 投递...