At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. 1. Assist in Cadence Genus/Innovus/Tempus (Front-End/Back-End & signoff Design Tool) regular testsuites review and maintainess; 2.
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Description: Assist in Cadence Innovus/Tempus (Back-End & signoff Design Tool) development and validation; Develop test
Please Note: 1. If you are a first time user, please create your candidate login account before you apply for a job. (Click Sign In Create Account) 2. If you already have a Candidate Account, please
Please Note: 1. If you are a first time user, please create your candidate login account before you apply for a job. (Click Sign In Create Account) 2. If you already have a Candidate Account, please
资深数字后端工程师 上海、合肥 全职 互联网 / 电子 / 网游 职位描述 岗位职责：1、负责数字芯片后端设计开发流程体系规范建设，优化项目设计开发流程；2、负责提供芯片后端设计和验证相关的技术支持； 3、负责管理项目后端开发过程的全流程细化管控和管理，项目进度、风险、质量、需求变更的管控，以及项目关键节点的管理； 4、负责数字后端团队建设工作，参与数字团队建设工作，逐步建立和完善人才培训、培养体系； 5、作为专家参与SoC及相关项目的评审把关。任职要求： 1、电子/微电子/集成电路等相关专业，本科学历及以上，8年及以上工作经验； 2、熟练掌握Netlist to GDSII全流程，精通STA 时序分析、PV 物理验证、SI/PI 信号/电源完整性分析 的一项或多项；有RTL综合或DFT设计能力和经验者优先； 3、熟悉FloorPlan, Place&Rounting, clock Tree，电源与规划等；4、熟练使用Encounter或ICC，熟悉布局布线、物理验证、STA、寄生参数提取等物理设计流程；5、有大规模SOC芯片的全芯片后端设计和验证能力及成功流片经验，具备先进工艺（28nm或22nm）的项目后端设计能力和经验者优先；6、工作严谨，认真负责，有良好的主动性和责任感，愿意全情投入到项目和团队工作中。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Description About the team: Our team deliver many high-performance products based on the industry’s most
HUMAN RESOURCES OFFICE Assistant Manager, Human Resources Shared Services (25260355) As our office undergoes a transformation into a new service model designed to drive excellence and establish itself as a trusted advisor, we are seeking a
PD/后端工程师 上海、武汉 全职 芯片板块 职位描述 1. 负责数字后端设计实现，包括Floorplan, Powerplan, Place, CTS and Route。2. 负责数字后端物理验证，包括DRC, LVS, ERC, PERC, DFM。3. 负责数字后端签核验收，包括Timing, Power Integrity, Low Power Check, Formality。4. 参与数字后端流程搭建，包括PR, PEX, STA, PV, IR, EM。5. 与设计前端合作，参与重要IP的PPA评估和优化。 职位要求 1.本科及以上学历，集成电路、微电子、计算机、通信等相关专业。2.1年以上数字后端经验，具有16nm/12nm/7nm/5nm等先进工艺流片经验者优先。3. 能熟练使用主流EDA工具。4. 能熟练使用Shell、Tcl、Perl、Python等脚本语言。5. 参与过后端流程搭建和优化者优化。6. 具有良好的沟通能力，团队合作精神和认真负责的工作态度。
芯片设计实现工程师 上海 全职 芯片板块 职位描述 1、负责SoC芯片中的逻辑综合，形式验证，STA signoff等工作。2、对SDC和各种timing check非常熟悉，可以分析复杂的Timing 问题以及进行timing ECO工作。3、熟悉复杂工艺的评估和选型，能够完成LIB/MEM选型及定制化。4、和其他团队合作，完成芯片设计过程中的clock/reset方案，low power方案，时序收敛等工作。 职位要求 1、硕士及以上学历，微电子/电子/计算机等相关专业毕业，3年以上相关工作经验。2、熟练使用genus/DC/PT/LEC/CLP/gca等EDA工具，掌握综合实现流程。3、有大型SOC flatten STA signoff 经验者优先。4、有 spice timing分析及LIB定制化经验者优先。5、良好的团队合作精神，认真的工作态度，良好的沟通能力，英语读写顺畅。 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
芯片后端实现工程师 合肥 社招 全职 数字技术 - 芯片研发 本科及以上 3-5 年 职位描述 负责车规超大芯片后端实现全流程交付。工作专长包含如下分类一个或者一个以上领域。1. SDC整合，逻辑综合，时序分析，形式验证，低功耗检查。2. 模块/系统级别物理设计，大型芯片顶层物理设计。3. 芯片顶层时钟规划和设计。4. 芯片Bump/RDL设计。5. 芯片电源网络设计以及IREM检查。6. 芯片物理验证，可靠性验证。7. 芯片全局STA策略制定和时序收敛。8. 标准单元定制和K库以及关键路径spice仿真验证。9. 先进工艺后端流程开发和平台建设。 职位要求 1. 微电子、电子工程等相关专业本科及以上学历，在芯片领域工作1年以上。2. 熟悉一种或者多种Cadence/Synopsys/ansys/mentor等EDA公司相关芯片设计工具。 3. 有熟练的tcl/python/perl等脚本能力。4. 有TSMC 5nm以及更先进工艺节点设计量产经验者优先。 投递...
数字IC设计总监 南京、上海 全职 研发 - 电子 / 半导体 职位描述 1.带领数字IC设计团队完成复杂IP的设计开发2.负责复杂IP的数字前端设计开发工作，包括功能的RTL实现，Lint, CDC, 综合，时序分析，DFT，timing/power/area/performance优化3.与验证/STA/模拟/后端团队密切合作 职位要求 1.微电子相关专业，硕士及以上学历优先， */ *毕业院校。2.10年以上数字IC前端设计经验，参与过复杂SOC/IP的开发3.丰富的数字IC设计前端经验，包括RTL实现，Lint, CDC, 综合，静态时序分析（STA），DFT，timing/power/area/performance优化。4.良好的团队管理经验5.掌握下列任一方向优先： a：PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂IP开发； b：带领团队完成过复杂IP开发 投递...
数字IC设计主任工程师 南京、上海 全职 研发 - 电子 / 半导体 职位描述 1.负责复杂IP的数字前端设计开发工作，包括功能的RTL实现，Lint, CDC, 综合，时序分析，DFT，面积/时序/功耗的优化2.与验证/STA/模拟/后端团队密切合作 职位要求 1.微电子相关专业，硕士及以上学历优先。2.7年以上数字IC前端设计经验，参与过复杂SOC/IP的开发3.丰富的数字IC设计前端经验，包括RTL实现，Lint, CDC, 综合，静态时序分析（STA），DFT，timing/power/area/performance优化。4.掌握下列任一方向优先： a：PCIe/USB/DDR/Serdes/ISP/GPU/CPU等复杂IP开发； 投递...
芯片设计实现工程师 上海 社招 全职 职位 ID：A99784 职位描述 1.完成SOC芯片Synthesis，SDC，STA，Formal，UPF，CLP check等工作，衔接前端设计与DFT/PR工程师2.负责制定项目signoff标准3.负责芯片投片前各项signoff（STA/Formal/CLP/Power）检查 4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益 职位要求 1.微电子、计算机等相关专业硕士科及以上学历 2.具有扎实的数字电路理论基础，熟悉数字电路IC设计流程3.掌握Verilog语言，静态时序分析概念清晰4.熟练使用一种综合工具，DC或Genus 5.熟悉脚本语言，tcl，perl，或python 6.具有良好的沟通与组织协调能力 投递...
2026校招-微处理器数字集成电路设计工程师-北京 北京 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历；2. 掌握数字集成电路基础知识、熟悉芯片设计流程，有综合、验证、STA经验者优先；3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先；4. 有门级逻辑设计经验者优先。 投递...
2026校招-微处理器数字集成电路设计工程师-成都 成都 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历；2. 掌握数字集成电路基础知识、熟悉芯片设计流程，有综合、验证、STA经验者优先；3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先；4. 有门级逻辑设计经验者优先。 投递...
2026校招-微处理器数字集成电路设计工程师-西安 西安 校招 正式 职位描述 微处理器相关部件的RTL设计实现及优化。 职位要求 1. 计算科学、集成电路、微电子等相关专业硕士及以上学历；2. 掌握数字集成电路基础知识、熟悉芯片设计流程，有综合、验证、STA经验者优先；3. 熟悉Risc-V指令架构或其他体系架构、有微处理器设计经验、有汇编开发或调试经验者优先；4. 有门级逻辑设计经验者优先。 投递...
2026校招-IP设计工程师（GPGPU）-北京 北京 校招 正式 职位描述 1. 参与微架构设计、RTL、综合/STA到测试交付全流程。接触计算前端模块（SM计算控制、调度器、Cache、一致性等）与功耗优化；2. 根据规范完成微架构设文档计与RTL 实现；3. 联合 DV 搭建 UVM 接口、断言（SVA）并参与仿真回归；4. 与架构/算法团队协作，对指令发射、存储层次和一致性协议提出实现约束。 职位要求 1. 硕士以上学历，电子信息/计算机体系结构/微电子等相关专业或有相关实习经验；2. 扎实数字电路基础，熟练 SystemVerilog/Verilog，了解 SVA/UVM；会 Python/TCL 脚本；3. 理解综合/STA/功耗分析基本方法；4. 对 CUDA/SIMT/warp、共享内存、coalescing/bank 冲突有直观理解；5. 加分项：有 GPU/CPU IP 实现或片上网络/一致性协议经验。 投递...
2026校招-DFT工程师-深圳 深圳 校招 正式 职位描述 岗位职责1. 参与SOC的DFT测试计划、测试结构定义，测试SPEC；2. Block DFT电路的实现和验证，包括MBIST、SCAN；3. DFT SDC的生成； 4. DFT相关的STA的Signoff；5. DFT测试的向量的生成和验证;6. 协助完成ATE机台测试failure 诊断。 职位要求 任职要求1. 本科及以上微电子相关专业 ；2. 具有数字芯片开发经验的优先； 投递...
2026校招-DFT工程师-成都 成都 校招 正式 职位描述 岗位职责1. 参与SOC的DFT测试计划、测试结构定义，测试SPEC；2. Block DFT电路的实现和验证，包括MBIST、SCAN；3. DFT SDC的生成； 4. DFT相关的STA的Signoff；5. DFT测试的向量的生成和验证;6. 协助完成ATE机台测试failure 诊断。 职位要求 任职要求1. 本科及以上微电子相关专业 ；2. 具有数字芯片开发经验的优先； 投递...