At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Job Description Be part of the Cadence DDR PHY IP Front End Design team responsible for -
Company: Qualcomm China Job Area:Interns Group, Interns Group Interim Engineering Intern - SW General Summary: Advanced 5G/6G PHY/MAC techniques design, modeling and performance analysis, including one or more of 5G/6G key techniques, include channel coding, wireless AI,
数字芯片设计（Modem_SoC） 北京 社招 全职 职位 ID：W0021 职位描述 一、 岗位职责1. 负责数字芯片系统设计。2. 负责数字芯片IP设计。3. 和其他团队协作，完成功能验证/时序实现 以及 post silicon的测试工作。4. 与其他团队合作，完成功耗、面积、性能的评估。5. 确保前端交付的各项质量检查。 职位要求 芯片设计（电子、通信、微电子等）相关本科专业，至少3年及以上ASIC经验；或硕士研究生专业，两年工作经验。1. 掌握芯片开发流程，并有流片的经验。2. 熟悉主要总线协议, CPU, 以及常用数字 IP, Phy，参与过芯片顶层整合，大型芯片设计经验者优先。3. 具备基础的时序约束和分析能力。4. 较强的分析和解决问题的能力，良好的团队合作意识。5. 掌握常用的低功耗设计基础优先。6. 具备脚本基础（perl/python/shell/tcl 均可）优先。7. 熟悉ARM系统架构优先，例如虚拟地址转换，系统内存管理。 投递...