At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Technical Support & Case Management: Act as the primary interface for technical issues, driving
SOC设计工程师（DDR方向） 上海 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 1. 负责 SoC 中 DDR 子系统的设计、集成与调试，包括 DDR Controller、PHY 及相关子模块的系统级集成。 2. 主导或参与 DDR bring-up 全流程，覆盖仿真、FPGA/EMU 验证、硅后调试等阶段，定位并解决功能与性能问题。 3. 参与 SoC 级 性能分析与调优，围绕带宽、时延、QoS、功耗等指标，对 DDR 相关参数与架构进行优化。 4. 协同前端 / 验证 / 后端团队，推动
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Principal Product Engineer - DDR IP Location: Shanghai, China About Us Cadence is a pivotal leader
现场应用工程师-底层软件&硬件 上海 社招 全职 互联网 / 电子 / 网游 - 研发 职位描述 负责公司智能驾驶域控制器/智驾 ECU 客户退件的问题分析、故障定位、原因归因及闭环推进，协同内部研发、质量、生产、供应链及外部客户团队完成问题解决。负责客户返回件的实验室分析与操作，包括硬件异常复现、失效分析、关键测试点测量、器件级排查、问题定位及分析报告输出。负责智能驾驶域控相关硬件问题的分析与处理，包括但不限于电源异常、线路连接异常、时钟信号异常、复位/使能信号异常、上电时序异常、通信链路异常等问题排查。负责智驾域控底层软件相关问题的分析、定位与跟进，包括 MCU、SoC、PMIC、Switch、PHY、Sensor 接口等模块的基础功能、通信逻辑、初始化流程及异常状态分析。支持客户现场问题处理，针对客户在联调、测试、量产导入、产线 EOL、路测等阶段遇到的硬件及底层软件问题，提供技术咨询、问题分析及闭环支持。负责客户现场赋能与技术支持，包括底软功能联调、诊断通信、刷写升级、产线检测、故障复现、问题复盘及操作指导等。协助建立和完善退件分析流程、问题件实验室操作规范、故障分析方法论及知识库沉淀，提升客户问题响应效率和闭环质量。根据售后用户的反馈/客户反馈和现场问题，输出问题分析报告、8D 报告、测试记录、技术总结及改善建议，推动产品质量持续改进。 职位要求 本科及以上学历，电子、通信、自动化、车辆工程、计算机、软件工程等相关专业优先。具备 3 年及以上汽车电子行业相关工作经验，有 ADS / ADAS 智能驾驶、域控制器、车载 ECU、量产项目经验者优先；有大众等主机厂项目经验者优先。熟悉乘用车电子电气架构，了解整车网络架构、ECU 工作机制及通信方式，熟悉 CAN / CAN FD / LIN / Ethernet
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
SummaryDo you love crafting elegant solutions to highly complex challenges? Join Apples Silicon Technologies group and help design and deliver our next-generation, high-performance, power-efficient processors and Systems-on-Chip (SoC). In this role, you will be at the
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Primary Responsibilities: ○ Supporting pre-silicon integration, usage, and implementation of memory subsystem products ○ Helping with
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
2027届校招-芯片软件研发工程师 北京、杭州、上海 校招 正式 研发 - 电子 / 半导体 职位 ID：A121460 职位描述 1、负责芯片验证与软件功能的方案设计、编码、测试、联调等工作；2、负责芯片驱动的开发（PCIe/USB/Phy/I2C/SPI/timer/efuse等）；3、负责问题定界/定位、问题解决等，持续提升产品质量；负责软件模块的看护及重构，持续提升代码质量；4、探索新型芯片架构，新器件等技术在产品的应用。 职位要求 1、2027届本科及以上毕业生，计算机科学与技术、电子科学与技术、信息与通信工程、数学、人工智能等相关专业；2、熟练掌握C/C++编程语言，有良好的编程习惯；对数据结构、算法有一定了解；3、熟悉计算机组成原理，操作系统原理，大模型等，对CPU、Linux、RTOS 有一定的了解；4、具备较强的学习能力、逻辑思维和问题排查能力，工作认真负责，有良好的沟通协调能力和团队协作意识；加分项： 1）熟悉CPU体系结构，有过驱动、操作系统等软件开发经验； 2）参加过软件编程大赛、开源社区活动，并获得奖项和荣誉； 3）熟悉使用AI工具，有AI辅助软件开发实践经验。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Qualifications Minimal qualification requires BS/MS degree EE or CS with [ 5-7+ years (T4) ] of
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Overview: This role sits at the intersection of deep protocol expertise and direct partnership with our
芯片设计工程师（高速接口方向） 上海、西安 社招 全职 职位 ID：K9862 职位描述 1. 负责高速接口子系统（Ethernet/PCIe/UALink/CXL/UCIe/USB/MIPI等）方案实现（PPA分析），集成设计与实现，完成SOC组件需求的集成和设计；2. 负责高速接口集成相关质量工作（Lint/CDC/UPF检查/综合/时序分析）；3. 协助后端物理实现、封装实现、SI/PI仿真，支持回片调试和量产工作；4. 与系统软件、验证、量产团队协同，确保高速接口子系统从设计到量产的质量；5. 跟踪高速接口技术演进（如NVLink/UALink/CXL3.0/UCIe2.0/802.3dj等）及AI芯片高带宽互联需求，推动设计方案持续优化； 职位要求 1. 本科及以上学历，微电子/电子/通信/计算机等相关专业；2. 5年以上ASIC设计相关经验，具有高速接口（Ethernet/PCIe/NVLink/CXL/UCIe等）开发和设计经验；3. 熟悉Ethernet（802.3/802.1）/PCIe/CXL/NVLink等一种或多种高速接口协议；4. 熟悉SerDes/PHY设计、高速信号完整性分析者优先；5. 有高速接口芯片回片调试和量产经验者优先；6. 有SOC架构和SOC设计经验，或了解AI芯片高带宽互联需求（如NVLink/UALink）者优先。 投递...
5G物理层系统架构师 北京、上海、西安 社招 全职 职位 ID：W9216 职位描述 1. Modem 系统架构设计：负责 5G NR / 6G Modem 芯片系统级架构定义，包括基带处理流水线、硬件加速器与 DSP 软硬件交互方案；2. 物理层算法与实现：参与 PHY 层关键算法（信道估计、MIMO 检测、LDPC/Polar 编解码、波束管理等）的定点化设计、性能仿真与 RTL 实现指导；3. 芯片验证与量产支持：制定 Modem 子系统验证计划，参与 FPGA 原型验证、硅后 bring-up 与运营商 IOT/场测问题分析； 职位要求 1. 计算机 /
Company: Qualcomm China Job Area:Interns Group, Interns Group Interim Engineering Intern - SW General Summary: Advanced 5G/6G PHY/MAC techniques design, modeling and performance analysis, including one or more of 5G/6G key techniques, include channel coding, wireless AI,
We are looking for someone to be passionate about quality assurance. You’ll collaborate with multi-functional groups. Test Development Engineers (Intern) at NVIDIA arent only manual testers, you will be using AI development tools to improve quality