PEP-硬件测试类专项（6月） 深圳 社招 全职 互联网 / 电子 / 网游 职位描述 岗位职责1-高级硬件测试工程师（具身智能方向）职位描述1. 负责具身智能产品（人形机器人、四足机器狗、灵巧手等）整机及核心零部件的硬件测试方案设计与规划，覆盖电机/舵机模组、减速器、力/力矩传感器、IMU、电池系统、主控板卡、通信模组等关键单元；2. 搭建和维护硬件测试环境，包括电机对拖测试台架、关节模组寿命测试台、高低温湿热/盐雾试验箱、振动冲击试验台、消声室噪声测试环境等；搭建硬件自动化测试平台；3. 编写硬件测试用例、测试计划、测试报告及测试规范文档，建立公司级硬件测试标准体系与测试流程，制定具身智能整机和零部件验收标准；4. 参与硬件方案设计评审（原理图、PCB Layout、结构堆叠、BOM选型），从测试角度提供评审意见，推动测试点预留、调试接口规划等可测试性设计落地；5. 主导硬件缺陷全生命周期管理，推动问题从发现、定位到回归验证的闭环，协调开发团队高效解决跨领域问题；6. 跟踪行业前沿测试技术，引入自动化测试工具和AI辅助分析方法，持续提升测试效率与测试覆盖率；职位要求1. 本科及以上学历，电子电气、机械、自动化、机器人、测控技术与仪器等相关专业；2. 7年以上硬件测试经验，至少3年机器人、电机驱动或智能硬件产品测试经验；3. 熟悉示波器、电子负载、数据采集仪、高低温试验箱、振动台、热成像仪、绝缘耐压测试仪等仪器；4. 了解机器人常用通信协议物理层（CAN/CAN FD、EtherCAT、RS485、SPI、I2C）的测试方法；5. 具备独立完成复杂硬件问题定位与根因分析的能力，有DFMEA/PFMEA实践经验；6. 加分项：有具身智能、四足/人形机器人、灵巧手整机测试或量产测试经验优先，有电机性能测试（转矩/转速/效率）、传感器标定测试（IMU/力传感器）经验优先；岗位职责2-高级硬件测试工程师（清洁机器人方向）岗位职责：1. 负责清洁机器人产品测试，涉及测试需求分析、测试方案制定、测试用例开发及问题跟踪闭环；2. 负责清洁机器人整机的测试执行，包括但不限于安规、电性能（电池/电机/充电）、EMC、噪音、传感器性能（激光/视觉/超声波等）、导航精度、清洁性能（吸力/滚刷/边刷/拖布）、可靠性（跌落/碰撞/老化/耐磨）、兼容性（充电器/APP/基站）等；3. 参与产品研发评审会议，提出评审建议和测试风险，合理评估所需测试资源；4. 组织产品的测试执行工作，及时反馈测试进展与沟通解决重大测试问题，确保测试目标达成；5. 根据清洁机器人产品特性撰写测试用例并实施执行，持续优化和完善测试方法（如地图构建精度测试、避障能力评估、越障性能测试、多地面适配性验证等）；6. 对测试中发现的问题及时跟进，并协助研发整改验证；7. 通过测试相关流程、策略、方法和工具等创新，提升测试质量和效率。任职要求：1. 电子电气、机械、自动化、机器人等相关专业，本科及以上学历；2. 5年及以上大型企业消费电子产品测试经验，有扫地机器人、服务机器人、智能清洁类产品测试经验者优先；3. 熟悉清洁机器人核心模块测试方法，包括 LDS/视觉导航、SLAM
Scale-up交换机架构师 北京、上海、杭州、中国香港 全职 互联网 / 电子 / 网游 - 研发 职位描述 1、关注UALink、NVLink及高速Scale-up互联技术,理解AI训练、推理和集合通信对低时延、高带宽、确定性、扩展性和高可靠的系统需求;2、定义交换芯片端到端数据通路,包括端口与链路层、Ingress/Egress、路由、仲裁、缓存、Crossbar、VC/Credit、Ordering、Replay、QoS及多播/集合通信机制;3、建立面向真实AI通信模式的性能和流量模型,量化吞吐、时延、缓存、拥塞、扩展规模及PPA约束,指导关键微架构取舍;4、驱动架构规格和验证方案落地,协同ASIC、验证、固件、软件、软件、SerDes/PHY及系统团队完成前后仿真、芯片Bring-up和整机性能调优。 职位要求 1、交换与Fabric微架构能力:深入理解Packet/Flit/Transaction处理,能够定义端口、Ingress/Egress、路由、仲裁、共享/分布式缓存、Crossbar、调度、Traffic Management、QoS及多播数据通路;2、协议、流控与可靠性能力:掌握Credit/Backpressure、Virtual Channel、Ordering、Retry/Replay、CRC/FEC.错误隔离、死锁/活锁规避及拥塞控制,理解链路训练和SerDes/PHY接口边界;3、系统性能与芯片交付能力:能够基于AI流量进行延迟、带宽、缓存、拥塞和扩展性建模,完成时序、面积、功耗权衡;具备架构验证、Telemetry/RAS、安全隔离以及前后硅性能能调试能力。关键经历1、学历背景:微电子、电子工程、计算机、通信等相关专业,具备计算机体系结构、数字电路和网络互联基础;2、岗位经历:具备8年以上交换ASIC、NoC、GPU/CPU互联或高性能Fabric研发经历,承担过整芯片或路由、仲裁、缓存、Crossbar、流控等关键模块架构工作;3、成功经验:主导或核心参与过至少一款大型交换或互联芯片从架构、性能模型、设计验证到流片、Bring-up的完整闭环:且备UAI ink NVI infiniBand或Fthernet交换经验优先 投递...
Scale-up交换机专家 北京、上海、杭州、中国香港 全职 互联网 / 电子 / 网游 - 研发 职位描述 1、在总体架构和芯片规格指导下,负责Scale-up交换芯片关键子系统或模块的微架构设计与研发交付,包括Ingress/Egress、Packet/Flit处理、路由、仲裁、缓存、Crossbar、VC/Credit及端口数据通路等;2、负责Ordering、Retry/Replay、CRC/FEC、QoS、多播或集合通信信等协议与可靠性功能的设计实现,完成异常场景、流控依赖和死锁/活锁问题分析;3、开展模块级性能与流量分析,评估吞吐、时延、缓存占用、拥塞及PPA约束,针对All-to-All、Incast和集合通信等典型AI流量进行优化;4、协同验证、固件、软件、SerDes/PHY及系统团队,完成模块验证王、子系统集成、芯片Bring-up和整机环境下的性能与可靠性问题定位。 职位要求 1、交换数据通路研发能力:熟悉Packet/Flit处理、Ingress/Egress、路由、仲裁、缓存、Crossbar和调度机制,能够独立承担一个或多个关键模块的微架构设计、实现与验证;2、协议、流控与可靠性能力:理解Credit/Backpressure、Virtual Channel、Ordering、Retry/Replay、CRC/FECT拥塞控制机制,能够分析流控依赖、死锁和异常恢复问题;3、ASIC实现与性能调试能力:具备RTL设计、架构验证或性能建模能力,能够完成模块级时序、面积和功耗优化;熟悉Telemetry/RAS、链路调试或前后硅性能分析中的一种或多种能力。关键经历1、学历背景:微电子、电子工程、计算机、通信等相关专业,具备计算机体系结构、数字电路和网络互联基础2、岗位经历:具备5年以上交换ASIC、NoC、GPU/CPU互联或高性能Fabric研发经历,独立承担过路由、仲裁、缓存、Crossbar、流控或链路数据通路中的一个或多个关键模块决;3、成功经验:参与过至少一款交换或互联芯片从规格、设计验证到流片、Bring-up的研发过程,并完成过所负责模块的功能、性能或可靠性问题闭环;具备UALink、NVLink、InfiniBand或Ethernet相关经验优先 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Technical Support & Case Management: Act as the primary interface for technical issues, driving
SOC设计工程师（DDR方向） 上海 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 1. 负责 SoC 中 DDR 子系统的设计、集成与调试，包括 DDR Controller、PHY 及相关子模块的系统级集成。 2. 主导或参与 DDR bring-up 全流程，覆盖仿真、FPGA/EMU 验证、硅后调试等阶段，定位并解决功能与性能问题。 3. 参与 SoC 级 性能分析与调优，围绕带宽、时延、QoS、功耗等指标，对 DDR 相关参数与架构进行优化。 4. 协同前端 / 验证 / 后端团队，推动
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Principal Product Engineer - DDR IP Location: Shanghai, China About Us Cadence is a pivotal leader
现场应用工程师-底层软件&硬件 上海 社招 全职 互联网 / 电子 / 网游 - 研发 职位描述 负责公司智能驾驶域控制器/智驾 ECU 客户退件的问题分析、故障定位、原因归因及闭环推进，协同内部研发、质量、生产、供应链及外部客户团队完成问题解决。负责客户返回件的实验室分析与操作，包括硬件异常复现、失效分析、关键测试点测量、器件级排查、问题定位及分析报告输出。负责智能驾驶域控相关硬件问题的分析与处理，包括但不限于电源异常、线路连接异常、时钟信号异常、复位/使能信号异常、上电时序异常、通信链路异常等问题排查。负责智驾域控底层软件相关问题的分析、定位与跟进，包括 MCU、SoC、PMIC、Switch、PHY、Sensor 接口等模块的基础功能、通信逻辑、初始化流程及异常状态分析。支持客户现场问题处理，针对客户在联调、测试、量产导入、产线 EOL、路测等阶段遇到的硬件及底层软件问题，提供技术咨询、问题分析及闭环支持。负责客户现场赋能与技术支持，包括底软功能联调、诊断通信、刷写升级、产线检测、故障复现、问题复盘及操作指导等。协助建立和完善退件分析流程、问题件实验室操作规范、故障分析方法论及知识库沉淀，提升客户问题响应效率和闭环质量。根据售后用户的反馈/客户反馈和现场问题，输出问题分析报告、8D 报告、测试记录、技术总结及改善建议，推动产品质量持续改进。 职位要求 本科及以上学历，电子、通信、自动化、车辆工程、计算机、软件工程等相关专业优先。具备 3 年及以上汽车电子行业相关工作经验，有 ADS / ADAS 智能驾驶、域控制器、车载 ECU、量产项目经验者优先；有大众等主机厂项目经验者优先。熟悉乘用车电子电气架构，了解整车网络架构、ECU 工作机制及通信方式，熟悉 CAN / CAN FD / LIN / Ethernet
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
SummaryDo you love crafting elegant solutions to highly complex challenges? Join Apples Silicon Technologies group and help design and deliver our next-generation, high-performance, power-efficient processors and Systems-on-Chip (SoC). In this role, you will be at the
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Primary Responsibilities: ○ Supporting pre-silicon integration, usage, and implementation of memory subsystem products ○ Helping with
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
This role focuses on Infineon’s automotive Ethernet portfolio, including Ethernet switches, PHYs and bridges designed for next generation zonal architectures and ADAS use cases. Your role Key responsibilities in your new role This role focuses on Infineon’s
2027届校招-芯片软件研发工程师 北京、杭州、上海 校招 正式 研发 - 电子 / 半导体 职位 ID：A121460 职位描述 1、负责芯片验证与软件功能的方案设计、编码、测试、联调等工作；2、负责芯片驱动的开发（PCIe/USB/Phy/I2C/SPI/timer/efuse等）；3、负责问题定界/定位、问题解决等，持续提升产品质量；负责软件模块的看护及重构，持续提升代码质量；4、探索新型芯片架构，新器件等技术在产品的应用。 职位要求 1、2027届本科及以上毕业生，计算机科学与技术、电子科学与技术、信息与通信工程、数学、人工智能等相关专业；2、熟练掌握C/C++编程语言，有良好的编程习惯；对数据结构、算法有一定了解；3、熟悉计算机组成原理，操作系统原理，大模型等，对CPU、Linux、RTOS 有一定的了解；4、具备较强的学习能力、逻辑思维和问题排查能力，工作认真负责，有良好的沟通协调能力和团队协作意识；加分项： 1）熟悉CPU体系结构，有过驱动、操作系统等软件开发经验； 2）参加过软件编程大赛、开源社区活动，并获得奖项和荣誉； 3）熟悉使用AI工具，有AI辅助软件开发实践经验。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Qualifications Minimal qualification requires BS/MS degree EE or CS with [ 5-7+ years (T4) ] of
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Work on algorithm development, system modeling, and performance analysis for advanced communication and connectivity products. The candidate should have hands-on experience in system-level simulation
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Overview: This role sits at the intersection of deep protocol expertise and direct partnership with our
芯片设计工程师（高速接口方向） 上海、西安 社招 全职 职位 ID：K9862 职位描述 1. 负责高速接口子系统（Ethernet/PCIe/UALink/CXL/UCIe/USB/MIPI等）方案实现（PPA分析），集成设计与实现，完成SOC组件需求的集成和设计；2. 负责高速接口集成相关质量工作（Lint/CDC/UPF检查/综合/时序分析）；3. 协助后端物理实现、封装实现、SI/PI仿真，支持回片调试和量产工作；4. 与系统软件、验证、量产团队协同，确保高速接口子系统从设计到量产的质量；5. 跟踪高速接口技术演进（如NVLink/UALink/CXL3.0/UCIe2.0/802.3dj等）及AI芯片高带宽互联需求，推动设计方案持续优化； 职位要求 1. 本科及以上学历，微电子/电子/通信/计算机等相关专业；2. 5年以上ASIC设计相关经验，具有高速接口（Ethernet/PCIe/NVLink/CXL/UCIe等）开发和设计经验；3. 熟悉Ethernet（802.3/802.1）/PCIe/CXL/NVLink等一种或多种高速接口协议；4. 熟悉SerDes/PHY设计、高速信号完整性分析者优先；5. 有高速接口芯片回片调试和量产经验者优先；6. 有SOC架构和SOC设计经验，或了解AI芯片高带宽互联需求（如NVLink/UALink）者优先。 投递...
5G物理层系统架构师 北京、上海、西安 社招 全职 职位 ID：W9216 职位描述 1. Modem 系统架构设计：负责 5G NR / 6G Modem 芯片系统级架构定义，包括基带处理流水线、硬件加速器与 DSP 软硬件交互方案；2. 物理层算法与实现：参与 PHY 层关键算法（信道估计、MIMO 检测、LDPC/Polar 编解码、波束管理等）的定点化设计、性能仿真与 RTL 实现指导；3. 芯片验证与量产支持：制定 Modem 子系统验证计划，参与 FPGA 原型验证、硅后 bring-up 与运营商 IOT/场测问题分析； 职位要求 1. 计算机 /