工业网络运营工程师F3 合肥 社招 全职 智能制造 - 制造运营 本科及以上 5-7 年 职位描述 1.负责系统监控：实时监控网络、存储、网管等系统资源状态和网络安全事件，如有异常报警及时通告。2.负责工厂工业网络故障故障响应：当生产系统（MOP\AVI\ANDON\LES）等业务中断时，快速响应相关网络问题，定位故障，执行预案。3.负责日常技术支持：日常巡检、设备参数容错容灾备份、性能优化升级、变更管理；记录值班日志3. 负责跟踪工业网络和终端相关国内、外安全动态，搜集安全情报和安全研究，对各类网络安全事件跟进，包括Web漏洞处理、DDOS防御等。4. 负责工业网络平台相关数字化信息系统安全运营、负责相关软硬件设备运维与监管（5GC\RRU\BBU&UPF、交换机、网闸、路由器、防火墙等安全系统）5. 负责工业网络相关标准、流程、评测、内外审计等 职位要求 1.熟悉网络架构、信息安全管理体系、通信网络基础（有线&无线网络WIFI、5G等），TCP\UPP\MQ TT\OPC UA\Profinet\SNMP\SNTPARP\OSFP等协议以及相关网络测试工具2.熟悉网络设备交换机、路由器、防火墙、探针、网闸、VPN、IPS/IDS、态势感知等网络产品，具备独立完成相关系统配置整合、调优、运行及维护，研判分析安全事件能力。3.熟悉TCP/IP/UDP/TELNET/SSH.HTTP/HTTPS./ARP/OSPF/VRRP/SNMP.SNTP等常见网络协议，熟悉MQ TT、OPC UAProfinet、PN-DCP、EIP、Modbus等工业协议的优先；、了解常见网络协议（如4.熟悉网络攻防技术，掌握常见的安全漏洞及利用技术，对安全监控、安全事件处理有一定基础。5.熟悉网络诊断工具：熟练使用Ping, Tracert, Wireshark（抓包分析）、Netflow等工具进行排障。至少使用一种主流网络监控系统的2年经验。6.具备自动化与脚本开发能力优先（Python、Ansible等），用于自动配置备份、批量部署、自动巡检等，以提升效率。7. 具备良好的沟通和团队协作能力、积极主动、思路清晰、责任心强、团队合作精神。8. 有较强的学习能力、接受新事物的能力，以及对新技术的热情。 投递...
SOC设计工程师（系统设计方向） 上海、武汉 全职 芯片板块 职位描述 岗位职责： 1、负责SoC系统及相关模块（如MMU/Security/NOC/Coresight等方向）的前端设计工作。2、负责处理器的MMU、SMMU等基础模块设计及应用，结合ARM的虚拟内存系统架构（VMSA）处理不同安全状态（Secure 和 Non-secure）下的内存访问控制及ASID/nG位解析。 3、负责SoC系统总线设计工作，熟练使用FlexNoC、NCore、NIC和DesignWare等进行系统总线设计及带宽评估。 4、负责SoC系统低功耗方案及实现（熟悉UPF及VCLP检查），并参与初期版图布局及估算芯片及模块面积。 5、协助芯片测试、原型验证（具有FPGA、EMU等平台使用、调测试经验）和量产工作。 职位要求 任职要求： 1、熟悉ARM（或X86/RISC-V）处理器架构及ARM TRUSTZONE架构，掌握计算机组成原理，了解CPU的MMU、SMMU、GIC、Cache、中断等基础知识。 2、有过ARM based的车规SoC设计和验证经验者优先。 3、熟悉CPU固件或Linux内核及驱动开发，熟练使用C语言、汇编，具备系统级编程和调试能力。 4、熟悉关键IP的特性，具备二次开发能力，能够使用多种EDA工具检查代码设计质量。 5、责任心强，积极主动，具有团队合作意识及一定的创业精神，良好的应用能力和沟通能力。 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. We are seeking a highly skilled Senior SoC Verification Engineer with 6+ years of hands‑on experience
芯片设计工程师（高速接口方向） 上海、西安 社招 全职 职位 ID：K9862 职位描述 1. 负责高速接口子系统（Ethernet/PCIe/NVLink/CXL/UCIe/USB/MIPI等）方案实现（PPA分析），集成设计与实现，完成SOC组件需求的集成和设计；2. 负责高速接口集成相关质量工作（Lint/CDC/UPF检查/综合/时序分析）；3. 协助后端物理实现、封装实现、SI/PI仿真，支持回片调试和量产工作；4. 与系统软件、验证、量产团队协同，确保高速接口子系统从设计到量产的质量；5. 跟踪高速接口技术演进（如NVLink/UALink/CXL3.0/UCIe2.0/802.3dj等）及AI芯片高带宽互联需求，推动设计方案持续优化； 职位要求 1. 本科及以上学历，微电子/电子/通信/计算机等相关专业；2. 3年以上ASIC设计相关经验，具有高速接口（Ethernet/PCIe/NVLink/CXL/UCIe等）开发和设计经验；3. 熟悉Ethernet（802.3/802.1）/PCIe/CXL/NVLink等一种或多种高速接口协议；4. 熟悉SerDes/PHY设计、高速信号完整性分析者优先；5. 有高速接口芯片回片调试和量产经验者优先；6. 有SOC架构和SOC设计经验，或了解AI芯片高带宽互联需求（如NVLink/UALink）者优先。 投递...
高级芯片验证工程师（低功耗方向） 西安 社招 全职 职位 ID：Z8228 职位描述 1. 负责系统级低功耗验证，独立制定验证计划，编写Feature，规划Testcase，完成UPF验证；2. 独立搭建完善验证平台，发现并定位设计缺陷，确保低功耗方案从设计到验证的闭环；3. 编写和维护低功耗验证相关脚本和工具，提升验证自动化水平；4. 与芯片设计、功耗管理团队协同，跟踪处理器/CRG/功耗管理等模块的验证质量；与系统软件团队协同，确保低功耗方案的软硬件一致性；5. 跟踪端侧AI芯片低功耗验证前沿技术（如NPU/AI加速器功耗验证），推动验证方法学持续改进； 职位要求 1. 本科及以上学历，微电子/电子信息/通信/计算机等相关专业；2. 5年以上SOC验证经验，有UPF验证经验；3. 精通SystemVerilog/UVM验证方法学；4. 熟练掌握Perl/Python脚本语言；5. 熟悉处理器/CRG/功耗管理模块者优先；6. 有功耗仿真分析经验者优先；7. 了解端侧AI芯片功耗特征或具备AI辅助验证工具使用经验者优先。 投递...
芯片设计实现工程师 西安 社招 全职 职位 ID：A225056 职位描述 1.完成SOC芯片Synthesis，SDC，STA，Formal，UPF，CLP check等工作，衔接前端设计与DFT/PR工程师2.负责制定项目signoff标准3.负责芯片投片前各项signoff（STA/Formal/CLP/Power）检查 4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益 职位要求 1.微电子、计算机等相关专业硕士科及以上学历 2.具有扎实的数字电路理论基础，熟悉数字电路IC设计流程3.掌握Verilog语言，静态时序分析概念清晰4.熟练使用一种综合工具，DC或Genus 5.熟悉脚本语言，tcl，perl，或python 6.具有良好的沟通与组织协调能力 投递...