芯片设计工程师 北京 社招 全职 职位 ID：A16005 职位描述 1. 负责NPU数字电路开发。 2.和算法及系统架构团队合作开发子系统并满足系统设计要求。 3.工作内容包括RTL 设计， FPGA原型验证，支持设计验证和后端设计。 4. 参加样片的功能调试及验证，检验芯片的设计和性能。 职位要求 1. 具有IC或者NPU/GPU/CPU系统设计经验4年以上 2. 掌握DNN/CNN的相关知识及系统应用。 3. 具有很好地使用编程语言（VHDL/Verilog/Systemverilog）进行 RTL代码开发经验。 4. 掌握先进IC开发流程知识，包括电路设计，系统集成，代码验证和后端实现。 5. 熟悉用Verilog/systemVerilog进行RTL代码验证。 6. 熟悉脚本语言，如tcl, perl, python等。 7. 具有良好的EDA工具使用经验。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Design and develop system-level AVIP solutions for emulation/prototyping platforms (Palladium, Protium) Build and integrate
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Design and develop system-level AVIP solutions for emulation/prototyping platforms (Palladium, Protium) Build and integrate
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Design and develop system-level AVIP solutions for emulation/prototyping platforms (Palladium, Protium) Build and integrate
FPGA/芯片原型验证工程师 上海 正式 芯片类 职位描述 核心平台开发：参与下一代激光雷达和空间智能高端芯片的原型验证平台开发，协助完成数字芯片设计在大容量 FPGA 平台上的移植、物理映射与部署。高速接口联调：负责 FPGA 核心外围通信接口（如以太网、PCIe、MIPI等）的对接与联调，保障全系统数据流的稳定与高效吞吐。软硬件协同验证：配合算法、底层固件、系统软件团队进行全系统的软硬件协同测试；编写功能测试用例，搭建仿真与软硬件协同验证环境，保障芯片级功能的正确实现。自动化与提效：利用 Python/Tcl 等脚本语言，协助构建与优化 FPGA 自动化编译流程、日志解析及自动化测试链路，持续提升工程效率。 职位要求 专业背景：微电子、集成电路、电子信息、计算机、自动化等相关专业硕士研究生。硬件基本功：熟练掌握 Verilog / SystemVerilog 语言，具有扎实的数字电路基础，熟悉常见逻辑结构（如状态机、FIFO、时钟/复位管理等）的设计。FPGA 实践经验：熟悉 AMD/Xilinx（Vivado）或 Intel（Quartus）等主流工具链及开发流程，具备实际单板（开发板）上板调试与硬件问题定位经验。脚本与系统（加分项）：了解 Python、Tcl 或 Makefile 至少一种脚本语言；或对嵌入式 C 语言、底层驱动及 Linux 系统开发有一定了解或项目经验者优先。综合素质：具备优秀的逻辑思维与系统级问题排查能力，乐于探究软硬件底层本质，具备良好的跨方向沟通协作意识。 投递...
实习生-芯片验证 北京、上海 校招 实习 研发 - 电子 / 半导体 职位 ID：A231414 职位描述 1、参与芯片模块级/系统级验证环境搭建、用例开发与执行；2、根据设计规格文档，编写验证计划、测试点与测试用例；3、运行仿真、定位并分析仿真失败，协助定位设计问题；4、整理验证报告，维护覆盖率（代码/功能），推动覆盖率收敛；5、配合设计、集成等团队，完成问题定位、回归验证与版本交付。 职位要求 1、掌握数字电路基础、计算机组成原理、Verilog/SystemVerilog基础语法；2、理解UVM验证方法学，有UVM环境搭建/用例编写经验优先；3、熟悉VCS/Verdi等主流EDA工具，能进行仿真、波形调试与覆盖率分析；4、具备基本脚本能力（Python/Perl/Shell），可实现用例批跑、结果自动化处理；5、学习能力强，逻辑清晰，责任心强，良好沟通与团队协作意识；6、有SoC/接口协议（AXI/UART/I2C/SPI等）验证经验者优先。 投递...
处理器验证实习生 AI人才专项 热招 北京 校招 实习 芯片类 职位描述 与国内顶尖的架构师和设计验证团队工作，主要从事以下内容： 1. 处理器验证环境开发和白盒验证工作，主要集中于乱序处理器执行单元，访存单元，硬件预取单元，取指单元等模块的验证工作； 2. 业界先进的Data Path算子formal证明方法，包括单双精度，整型乘除法等复杂算子的prove； 3. Top level用例开发，基于ISG工具，分析处理器架构和微架构，开发用例Template等。 职位要求 1、微电子、集成电路、电子工程、计算机科学或相关专业；2、熟悉Verilog或SystemVerilog，了解UVM，有实际项目经验优先；3、掌握至少一种脚本语言（如Python, Perl, TCL），熟悉Linux操作系统；4、熟悉RISCV指令集或者ARM指令集优先；5、具有良好的团队合作精神，能独立思考和解决问题，有责任心和上进心，工程师素养高。 投递...
SoC芯片设计资深工程师 上海、深圳 全职 研发 - 电子 / 半导体 职位描述 负责 SoC 子系统或 IP 模块架构规划与设计，输出规格文档使用 RTL 完成数字电路开发，保障设计满足 PPA 指标要求熟悉数字前端全流程设计工作，按节点完成交付协同验证、后端、软件等团队，推进子系统与 IP 模块顺利落地交付 职位要求 精通 Verilog/SystemVerilog，具备扎实的 RTL 编码功底熟练使用 VCS、Verdi、Spyglass等主流 EDA 工具拥有复杂多子系统 SoC 项目实战经验，具备至少一次完整流片经历芯片行业从业经验 3-8 年岗位加分项熟悉以太网、PCIe、SerDes 等高速接口 IP 及对应子系统设计有 SoC 顶层、时钟、复位、低功耗、中断等模块开发经验掌握
Company Description Renesas is one of the top global semiconductor companies in the world. We strive to develop a safer, healthier, greener, and smarter world, and our goal is to make every endpoint intelligent by offering
【27届校招】微架构培训生 上海 正式 研发 - 电子 / 半导体 职位描述 和业界顶尖研发团队一起负责AI/GPGPU芯片的微架构实现：1. 微架构探索与规范制定：从早期的高层架构探索，到微架构研究与优化，直至形成完整的设计规范；2. 为设计团队提供可实现的满足功耗、性能、面积（PPA）及时序目标的微架构文档；3. 深入分析核心业务场景与特点，挖掘架构、软硬件协同等优化潜力，开发并落地优化方案，提升产品竞争力。 职位要求 1.计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU/GPU/AI流水线结构;2. 熟悉systemverilog/verilog/C++语言；3. 熟悉GPU/CPU/AI常用的指令集；4. 有GPU/CPU/AI内部模块设计经验优先；5. 良好的沟通协作能力和文档总结能力。岗位加分项：CPU/GPU 硬件设计从业经验者优先 投递...
【27届校招】IP验证工程师 武汉 正式 研发 - 电子 / 半导体 职位描述 1.参与核心IP模块功能的开发和验证2.根据产品feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个全新模块的全流程验证工作 投递...
【27届校招】SOC验证工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1.参与大型SOC的功能验证2.根据feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个SOC子领域的全流程验证工作 投递...
【27届校招】原型验证工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、承担IP级/SoC系统级的FPGA/EMULATION开发工作，含方案规划，平台建设，设计实现，测试交付，版本维护等2、完成从ASIC到FPGA/EMU版本的设计、更新、验证和集成工作3、完成FPGA/EMU的版本仿真、调试和问题分析4、参与FPGA/EMU开发流程优化和自动化建设5、参与validation以及功能和性能的测试，问题分析和解决6、参与平台的性能优化和建设迭代 职位要求 1. 计算机、电子、通信及相关专业毕业；2. 有FPGA相关/EMULATION验证项目经历;3. 熟悉业界典型原型平台，熟悉FPGA开发流程，时序收敛等4. 了解验证流程以及SystemVerilog和UVM／VMM验证方法学；5. 有软硬件协同设计者优先，有过tape-out经验者优先；6. 熟悉Linux系统下的验证环境、流程，熟练掌握VCS等验证相关工具；7. 具有相关脚本语言开发经验，熟练使用以下脚本至少其中一种：Shell、Makefile、Tcl、Perl、Python等。 投递...
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
【27届校招】设计交付工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。 职位要求 1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC
【27届校招】微架构培训生 上海 正式 研发 - 电子 / 半导体 芯片板块 职位描述 和业界顶尖研发团队一起负责AI/GPGPU芯片的微架构实现：1. 微架构探索与规范制定：从早期的高层架构探索，到微架构研究与优化，直至形成完整的设计规范；2. 为设计团队提供可实现的满足功耗、性能、面积（PPA）及时序目标的微架构文档；3. 深入分析核心业务场景与特点，挖掘架构、软硬件协同等优化潜力，开发并落地优化方案，提升产品竞争力。 职位要求 1.计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU/GPU/AI流水线结构;2. 熟悉systemverilog/verilog/C++语言；3. 熟悉GPU/CPU/AI常用的指令集；4. 有GPU/CPU/AI内部模块设计经验优先；5. 良好的沟通协作能力和文档总结能力。岗位加分项：CPU/GPU 硬件设计从业经验者优先 投递...
【27届校招】IP验证工程师 武汉 正式 研发 - 电子 / 半导体 芯片板块 职位描述 1.参与核心IP模块功能的开发和验证2.根据产品feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个全新模块的全流程验证工作 投递...
【27届校招】SOC验证工程师 上海 正式 研发 - 电子 / 半导体 芯片板块 职位描述 1.参与大型SOC的功能验证2.根据feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个SOC子领域的全流程验证工作 投递...
【27届校招】原型验证工程师 上海 正式 研发 - 电子 / 半导体 芯片板块 职位描述 1、承担IP级/SoC系统级的FPGA/EMULATION开发工作，含方案规划，平台建设，设计实现，测试交付，版本维护等2、完成从ASIC到FPGA/EMU版本的设计、更新、验证和集成工作3、完成FPGA/EMU的版本仿真、调试和问题分析4、参与FPGA/EMU开发流程优化和自动化建设5、参与validation以及功能和性能的测试，问题分析和解决6、参与平台的性能优化和建设迭代 职位要求 1. 计算机、电子、通信及相关专业毕业；2. 有FPGA相关/EMULATION验证项目经历;3. 熟悉业界典型原型平台，熟悉FPGA开发流程，时序收敛等4. 了解验证流程以及SystemVerilog和UVM／VMM验证方法学；5. 有软硬件协同设计者优先，有过tape-out经验者优先；6. 熟悉Linux系统下的验证环境、流程，熟练掌握VCS等验证相关工具；7. 具有相关脚本语言开发经验，熟练使用以下脚本至少其中一种：Shell、Makefile、Tcl、Perl、Python等。 投递...