Requisition Number: 76354 The company built on breakthroughs. Join us. Corning is one of the world’s leading innovators in glass, ceramic, and materials science. From the depths of the ocean to the farthest reaches of space,
Some careers have more impact than others. If you’re looking for a career where you can make a real impression, join HSBC and discover how valued you’ll be. We are currently seeking an experienced professional to
【集团】-大数据开源组件研发工程师 上海 全职 职位描述 负责公司大数据基础架构核心组件的研发、优化和稳定性建设，重点参与流计算平台、海外云大数据平台以及开源大数据底座能力的持续演进。1. 参与 Hadoop、Spark、Flink、StarRocks 等开源组件的源码分析、问题定位、二次开发和版本升级；2. 重点负责 Flink / Spark Streaming 等流计算相关组件的性能优化、稳定性治理、任务调度优化和故障排查；3. 参与海外云环境下大数据平台的架构设计、成本优化、资源治理和稳定性建设，包括 Azure、Google Cloud、AWS 等云平台；4. 根据业务场景对实时计算、离线计算、存储、Shuffle、调度、查询等核心能力进行定制化改造；5. 参与流批一体、湖仓一体、存算分离、对象存储适配等方向的技术预研、方案设计和落地实施；6. 跟踪开源社区及海外云厂商大数据产品的发展，沉淀技术文档、最佳实践和平台化能力，提升团队整体研发效率。 职位要求 1. 计算机相关专业，本科及以上学历；2. 熟悉 Java / Scala / C++ / Go 中至少一种编程语言，具备良好的编码能力和工程实践能力；3. 熟悉 Hadoop、Spark、Flink、StarRocks 中至少一项，有源码阅读、问题排查或二次开发经验优先；4.
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into
SOC设计工程师（高速接口方向） 西安、上海 社招 全职 职位 ID：A182609 职位描述 1. 负责高速接口子系统（Ethernet/PCIe/NVLink/CXL/UCIe/USB/MIPI等）方案实现（PPA分析），集成设计与实现，完成SOC组件需求的集成和设计；2. 负责高速接口集成相关质量工作（Lint/CDC/UPF检查/综合/时序分析）；3. 协助后端物理实现、封装实现、SI/PI仿真，支持回片调试和量产工作；4. 与系统软件、验证、量产团队协同，确保高速接口子系统从设计到量产的质量；5. 跟踪高速接口技术演进（如NVLink/UALink/CXL3.0/UCIe2.0/802.3dj等）及AI芯片高带宽互联需求，推动设计方案持续优化； 职位要求 1. 本科及以上学历，微电子/电子/通信/计算机等相关专业；2. 3年以上ASIC设计相关经验，具有高速接口（Ethernet/PCIe/NVLink/CXL/UCIe等）开发和设计经验；3. 熟悉Ethernet（802.3/802.1）/PCIe/CXL/NVLink等一种或多种高速接口协议；4. 熟悉SerDes/PHY设计、高速信号完整性分析者优先；5. 有高速接口芯片回片调试和量产经验者优先。 投递...
Job Description: 工作职责 1. Doris 集群全生命周期管理 - 负责 Apache Doris 集群的部署架构设计、高可用配置（3FE/3BE+）、日常运维与监控体系建设 - 主导大版本升级（如 2.1→3.0 存算分离）、灰度发布、回滚预案设计与演练 - 7×24 小时稳定性保障，快速响应并解决 FE/BE 故障、Tablet 异常、Compaction 积压、OOM 等问题 - 建立完善的巡检、告警（Prometheus/Grafana）、故障复盘与 SOP 沉淀机制 2. 性能调优与治理 - 基于业务场景进行 Doris 表模型选型（Duplicate/Unique Key/Aggregate）、分区策略、分桶设计与 Sort Key
Position Summary Responsible for business target planning and strategic expansion of the company’s clinical diagnostics product portfolio in the Chinese market, with a focus on clinical flow cytometry applications and emerging growth areas such as CDC-related businesses.
JLL empowers you to shape a brighter way. Our people at JLL are shaping the future of real estate for a better world by combining world class services, advisory and technology for our clients. We are
系统架构-车身（软件方向） 南京 全职 软件类 职位描述 1. 负责HPC与ZCU之间的系统接口和协同架构设计,明确功能部署留边界、控制权限、数据来源、通信接口、故障处理及降级策略;2. 从系统层面支持HPC侧网关方案设计及开发协同,包括报文路由、信号路由、诊断路由、协议转换及跨域数据交互需求定义;3. 从系统层面支持SOA方案设计及开发协同,参与服务边界、服务接口、服务与信号映射、服务部署及HPC-ZCU服务交互豆方案的定义和评审4. 参与HPC与ZCU在网络管理、时间同步、E2E保护、SecOC、诊断、OTA及网络安全等方面的系统方案设计,识别跨控制器集成风险:5. 参与ZCU内部软件架构方案评审,重点确认AUTOSAR架构.通信诊断、资源配置及升级方案是否满足系统要求;6. 针对开发及量产阶段HPC-ZCU接口、网关、SOA和跨控制器集成问题,组织相关团队联合分析并推动整改闭 职位要求 1. 有电子基础和软件开发经验2. 有技术管理思维，有技术管理能力3. 有技术规划，提案能力4. 有以下相关经验：- 5年以上汽车电子电气架构经验- 至少1个完整纯电项目低压配电产品开发经验- 完成多款车型的整车电子电气架构开发5. 有以下汽车电子控制系统从业优先：- PEPS（智能进入系统，包括天线, RF盒子，FOB）、PLG（电动尾门）控制器- 电动座椅控制、电动车门控制- EPB（电子驻车制动系统）控制器系统、EMB（电子机械制动系统）控制系统、ESC（电子稳定控制系统）控制系统、CDC（连续阻尼控制悬挂系统）控制系统、VCU（车辆控制器）- 整车配电系统设计、整车EEA电气架构设计6. 有软硬件开发、设计背景优先 投递...
系统工程师-悬架 南京 全职 硬件类 职位描述 负责汽车悬架系统（含被动悬架、半主动悬架CDC、主动悬架、空气悬架等）控制算法的设计、开发、仿真、验证及落地量产，贯穿“需求定义-算法开发-仿真测试-实车标定-量产交付”全流程，衔接底盘动力学、电控系统与整车性能，解决悬架系统开发中的核心算法难题，助力提升整车行驶平顺性、操控稳定性及NVH性能，推动悬架算法技术向智能化、高效化升级。1. 算法开发与迭代：负责悬架系统控制算法（含垂向主动车身控制、动力跟随控制、路面预瞄数据叠加及重构等）的设计、编码与迭代优化，涵盖PID、MPC、LQR等经典控制算法及AI强化学习等前沿算法的应用，适配不同悬架类型（CDC、空簧、磁流变减震器等）的技术需求。2. 系统建模与仿真：搭建悬架系统动力学模型（Plant Model）、执行器模型及控制算法模型，基于MATLAB/Simulink/Stateflow开展MIL/SIL仿真验证，结合ADAMS、Abaqus等软件完成仿真与试验数据的对标、分析，优化算法参数以满足整车性能目标。3. 测试验证与标定：制定悬架算法测试方案，指导开展HIL测试、实车标定及路试验证，分析测试数据，定位并解决算法层面的性能问题（如怠速抖动、加速轰鸣、路面冲击响应不佳等），确保算法满足功能安全及整车性能要求。4. 技术对接与协作：对接整车动力学、电控硬件、试验验证等相关部门，明确算法需求与技术规范，参与悬架系统正向开发流程，协同完成Autosar接口配置、代码生成及测试用例开发，推动算法与硬件、整车系统的适配集成。5. 技术文档与标准：编写算法设计文档、仿真报告、标定报告、测试规范等技术文档，参与制定悬架算法开发标准、流程及规范，沉淀算法开发经验与技术成果，支撑技术复用与团队能力提升。6. 前沿技术跟踪：关注悬架算法及智能底盘领域的前沿技术（如高精度路面预瞄、多自由度一体化解算、跨域融合控制等），开展技术预研与验证，推动技术转化落地，提升产品核心竞争力。 职位要求 1. 3年及以上汽车悬架算法开发相关工作经验，有完整的悬架算法从开发到量产的落地经验，熟悉悬架系统正向开发V流程者优先2. 有新能源汽车（纯电/混动）悬架算法开发经验，或CDC、空气悬架、磁流变减震器等产品算法开发经验者优先，有抗扭拉杆开发相关经验者加分3. 具备功能安全（ISO26262）相关开发经验，熟悉ASIL-B/C级安全要求，有A-SPICE流程应用经验者优先。4. 精通MATLAB/Simulink/Stateflow，熟练掌握悬架系统建模、算法仿真及代码生成，具备独立完成算法开发、仿真验证的能力5. 掌握悬架系统动力学原理，熟悉被动/半主动/主动悬架的工作机制，能独立完成算法参数标定、性能优化及问题排查6. 熟悉系统级动力学仿真7. 了解Autosar应用层软件开发、CAN通信协议、ECU内存管理及总线网络管理，能配合完成算法与ECU的适配集成8. 具备良好的数据分析能力，能熟练使用数据处理工具（如MATLAB数据工具箱），针对仿真及实车测试数据进行分析优化9. 了解智能底盘、线控悬架相关技术，有AI算法在悬架系统中应用经验（如强化学习、深度学习）者优先，关注行业前沿技术动态者加分10. 本科及以上学历，车辆工程、机械工程、力学、控制工程、自动化、电子信息工程等相关专业，硕士及以上学历优先，有扎实的振动理论、多体动力学、有限元分析及NVH基础知识者优先 投递...
算法工程师-悬架 南京 全职 算法类 职位描述 1. 负责主动力悬架系统功能定义、需求分析、技术规范和控制算法开发等2. 负责垂向主动车身控制算法、主动力跟随控制算法、路面预瞄数据叠加及重构算法的开发及迭代3. 负责基于模型的开发（MBD）过程中主动悬架控制算法的开发，根据功能需求开发主动悬架控制算法，结合动力学模型及舒适性/操控性评价指标完成控制算法有效性验证4. 指导团队完成Autosar接口配置，生成arxml接口文件及代码文件5. 指导团队进行测试用例的开发及实施，包括通信和诊断测试，功能测试，故障注入测试，MIL、SIL及HIL测试等6. 牵头并指导负责垂向及横向动力学相关的被控对象模型（Plant Model）开发及维护 职位要求 1. 精通Matlab/ simulink/ stateflow/ C#/ A-SPICE流程/ MAAB规范等2. 熟悉Autosar应用层软件开发、调试、测试及验证等相关技术，熟悉SIL、HIL等测试过程3. 熟悉CAN 通信协议/ ECU内存管理/ 总线网络管理和诊断等4. 熟悉ISO26262，具有功能安全开发相关经验5. 了解主动悬架功能原理及相关控制算法6. 具有空悬、CDC、磁流变减震器等产品其中至少一个的量产经验7. 具有较强的团队协作能力，能够与同事和跨部门团队成员进行良好的协作完成任务 投递...
底盘悬架系统产品质量高级经理 北京、上海、常州 全职 职能 / 支持 - 质量管理 / 项目管理 职位描述 负责底盘悬架系统全生命周期质量管理工作，包括项目质量、投产阶段及生命周期阶段的质量管理，具体如下：新项目工作与项目质量&工厂质量共同负责新开发悬架系统项目阶段的质量管理工作，设定底盘系统系统及关键零部件质量目标，编制质量保证计划并推进实施；参与评审关键零部件技术规范和变化点管理等；新项目阶段负责组建悬架系统关键零部件质量专项小组，并推动小组对供应商质量保证能力、零部件设计状态与要求、试验验证有效性以及历史问题规避进行充分评估，识别并消除开发中的潜在质量风险；跟踪新车开发的全过程，参与新车型底盘悬架系统零部件各阀点质量认可工作。售后质量工作负责监控底盘悬架系统零部件质量担保期内售后故障率/索赔费用，以及市场舆情；负责底盘悬架系统售后质量问题及客户满意度问题在技术层面的分析、解决；负责分析和判定底盘悬架系统售后质量问题的根本原因，并协调相关部门制定相关零件的质量能力提升措施并切实推进；针对底盘悬架系统相关的强烈用户抱怨，协同市场部门对问题车辆进行及时分析处置；及时分析并处置底盘悬架系统零件导致的重大售后质量风险，为车辆召回方案的制定做出充分准备；整理分类底盘悬架系统质量问题，提炼归纳Lessons Learned， 为新车型开发前期提供质保要求；协调与公司其他部门进行工作沟通交流； 职位要求 理工科专业，本科及以上学历，车辆工程专业优先；8年以上整车底盘悬架系统相关岗位工作经验，有研发与供应商质量管理经验者优先，有全主动悬架（全主动悬架、全主动减振器、CDC电磁阀，内置蓄能器，主动液压泵等）设计开发与供应商质量管理经验者优先；熟悉全主动悬架系统的原理（包括全主动悬架、全主动减振器、CDC电磁阀，内置蓄能器，主动液压泵等部分）的优先；具备可独立完成全主动悬架系统的设计、开发和测试，确保其性能符合标准评审能力者优先；具备独立设计全主动悬架系统的能力者优先（掌握主流全主动悬架系统的特点和应用范围，具备降本和性能提升的能力，同时具备问题分析和解决能力，能够在产品调试和售后过程中提供技术支持）； 掌握底盘悬架系统相关专业知识；熟悉QC七大手法和五大工具；具有较强的抗压能力与学习能力，认真细致。具有高度的协调、沟通、分析、汇报能力。 投递...
SOC设计工程师（顶层集成） 上海、北京 全职 互联网 / 电子 / 网游 职位描述 1. 负责SoC 顶层集成，能够用脚本加速集成设计。2. 负责全芯片的CRG设计，能够跟后端team 配合，在设计阶段能够考虑到后端实现的需求，减少前后端时钟相关的迭代。3. 负责全芯片Debug 系统、pinmux、ATE测试等方案。4. 负责编写芯片顶层的SDC和全芯片TOP Flatten SDC。5. 负责芯片的低功耗设计，交付UPF。6. 负责lint、cdc、rdc等flow 职位要求 - 投递...
全栈开发工程师（供应链） 深圳 全职 研发 - 后端开发 职位 ID：A237495 职位描述 1、具备 3 年及以上 MES / WMS / QMS / TMS 等制造系统相关开发经验，熟悉生产、质量、仓储、物流等核心业务流程，对智能制造、工业互联网业务场景有实际项目经验；2、具备良好的 系统架构设计能力，能够从整体业务视角进行系统拆分与技术规划，具备复杂系统的高可用、高扩展、高并发架构设计经验；精通 Java 开发，基础扎实，熟练使用 Spring Boot / Spring Cloud 微服务技术体系，具备微服务拆分、接口设计及服务治理实践经验。3、熟悉 MyBatis、Hibernate、Spring Data JPA 等主流持久层框架，具备良好的数据库建模能力，能够编写高性能 SQL，并具备数据库性能优化和分布式事务处理经验；4、熟悉微服务核心基础组件与治理方案，包括 服务注册与配置管理( Nacos/Dubbo/Apollo)，Gateway
芯片设计工程师-RTL方向 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 1.根据架构需求文档，输出芯片设计文档 2.负责相关模块RTL设计和优化，满足有竞争力的性能， 功耗和面积需求 3.负责RTL Lint，SDC，STA分析，CDC/RDC检查，配合后端团队完成芯片物理实现，实现时序收敛，满足物理验证需求 4.配合验证团队，完成芯片的功能验证和调试，实现覆盖率收敛 职位要求 1.本科以上学历 2.两年以上工作经验，熟悉前端数字设计流程和工具 (Synthesis，lint，DFT，simulator等) 3.沟通能力良好，有团队合作精神 加分项:1.有大型活动项目RTL顶层集成经验2.任何类型的片上网络相关经验，低功耗设计优化、时钟复位网络设计经验3.熟练的脚本需要编写能力(tcl，shell，python） 投递...
Company Description Do you want beneficial technologies being shaped by your ideas? Whether in the areas of mobility solutions, consumer goods, industrial technology or energy and building technology - with us, you will have the chance
【27届校招】综合实现工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。 职位要求 1、学历专业： 微电子、集成电路、电子工程、计算机科学等相关专业，硕士或博士毕业生。2、知识基础： 扎实的数字电路基础，深入理解CMOS原理、时序分析理论（建立/保持时间、时钟抖动、偏斜等）和低功耗设计方法学。3、工具与语言：-熟悉Verilog或SystemVerilog等数字电路设计语言。-熟悉Linux操作环境及基本的脚本语言（Tcl/Perl/Python/Shell之一）。4、流程理解： 了解数字IC前端到后端的完整设计流程，特别是中端的关键步骤。5、能力素质： 具备出色的分析问题、解决问题的能力，严谨细致，具备良好的团队沟通与协作精神。优先条件（符合以下条件者优先考虑）：1、有基于业界主流工艺节点（如28nm, 12nm, 7nm等）的芯片项目（课设、竞赛、实习）中端或前端实践经验。2、对UPF等低功耗设计流程有实际项目经验。3、熟悉AMBA总线协议（AHB、APB、AXI）或常见接口协议（如DDR、PCIe、USB）。4、在形式验证、逻辑综合或STA方面有深入的研究或项目经验。 投递...
【27届校招】设计交付工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1. 参与自研 SoC 模块的架构制定、方案设计和 RTL 编码实现，完成 RTLQA(Lint/CDC/DFT/RDC等) 交付检查流程。2. 配合 验证团队，Review 验证计划，定位并修复功能缺陷，确保代码覆盖率达标。3. 配合 中后端 团队完成 时序/面积/功耗 的收敛优化；支持 FPGA/Emulator 原型验证。4. 支持 回片后调试及性能/功耗测试。 职位要求 1. 硕士及以上学历，微电子、电子工程、集成电路、计算机、自动化等相关专业。2. 熟悉数字电路与逻辑设计，掌握 Verilog/SystemVerilog 语言。3. 了解 ASIC
数字设计工程师 北京、上海、深圳、中国香港 全职 研发 - 电子 / 半导体 职位描述 1. 负责数字芯片核心模块的 RTL 设计、优化与交付，确保功能、时序及低功耗要求达标。2. 根据架构方案完成微架构拆分、接口规格设计，处理跨时钟域、复杂数据通路等关键技术点。3. 参与 DV、PD、DFT 协同流程，配合完成设计收敛、静态时序分析（STA）与功能验证问题定位。4. 配合架构团队进行性能建模，支持 Pre-silicon 调试，参与部分 Post-silicon 问题排查。5. 关注前沿设计方法和 EDA 工具链优化，持续提升设计质量与稳定性。 职位要求 1. 5 年以上数字 IC 设计经验，有大型 SoC / CPU / DSP