AI存储架构设计工程师 上海 全职 芯片板块 职位描述 岗位职责：1. AI多级存储分层架构设计 - 统筹寄存器、Shared Memory、L0/L1/L2缓存、片上全局内存、主机系统内存分层存储架构； - 定义与设计GPGPU MMU、Cache架构； - 定义与设计异步拷贝引擎cp.async、张量访存、批量DMA、MMIO寄存器访问通路，区分volatile/mmio特殊访存语义硬件实现； - 针对大模型训练/推理场景优化带宽、延迟、冲突化解、读写合并、预取策略，平衡算力与存储吞吐。2. GPU内存一致性模型（MCM）架构定义与RTL约束 - 基于Memory Consistency Model，完成GPGPU片上存储、访存流水线、多级缓存、DMA、IOMMU/SMMU整体一致性架构设计； - 定义Memory Proxy（generic/async/tensormap/fabric）硬件通路隔离、跨Proxy同步、proxy fence屏障实现规范； - 梳理Scope（CTA/Cluster/GPGPU/System）硬件可见域、VMID/SID/PASID地址翻译隔离逻辑； - 负责Release/Acquire、Fence-SC、Barrier、异步访存cp.async等同步原语硬件架构设计。2. AI加速卡虚拟化I/O存储架构设计 - 设计SR-IOV/MIG硬件虚拟化存储隔离方案，基于Stream ID、VMID实现虚拟机间DMA内存硬件隔离； - 完成SVA共享虚拟地址、PASID子流ID、IOMMU页表翻译、Stage1/Stage2两级地址映射架构； -
Job Description: • To ensure highest possible level of customer satisfaction and feedback to Satair relevant functions or relevant Satair management on areas of required improvement • To meet goals and success criterions for sales/marketing tasks
【27届校招】IP验证工程师 武汉 正式 研发 - 电子 / 半导体 职位描述 1.参与核心IP模块功能的开发和验证2.根据产品feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个全新模块的全流程验证工作 投递...
【27届校招】SOC验证工程师 上海 正式 研发 - 电子 / 半导体 职位描述 1.参与大型SOC的功能验证2.根据feature制定验证计划，分解测试点3.使用systemverilog/uvm搭建 Testbench，编写testcase，完成coverage收敛4.支持架构设计，代码设计，原型开发过程中的验证工作 职位要求 1. 较好学习过数字电路，集成电路，信号与系统，线性代数，计算机原理，C语言等课程2. 熟悉数字集成电路的开发流程3. 能够熟练使用Verilog编写代码，并搭建testbench运行仿真测试4. 熟悉流行的验证方法学（UVM，SVA等）5. 能够独立完成一个SOC子领域的全流程验证工作 投递...
验证工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1. 负责复杂数字模块或子系统的 验证方案制定、环境搭建与覆盖率提升，确保设计功能符合规格要求。2. 基于 UVM/SV 构建验证平台，包括激励生成、参考模型、Scoreboard、Checker 等关键组件。3. 主导模块级与子系统级的 Testplan 设计、随机和定向用例开发，推动覆盖率闭环。4. 负责定位与分析仿真问题，跨团队协作（前端设计/架构/PD/DFT）推动问题根因定位与修复。5. 支持 Gate-level 仿真（GLS）、低功耗验证（UPF）、CDC/RDC 检查以及基本形式验证工作。 职位要求 1. 5 年以上数字验证经验，有 CPU / DSP / NPU / SoC 方向的复杂模块验证经历者优先。2.
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Requirements: Familiar with ASIC development, especially ASIC verification using System Verilog / UVM, SVA and Coverage-driven methodology, Emulation / FPGA validation Familiarity with Ethernet switching