Job ID 514345 Posted since 17-Jul-2026 Organization Digital Industries Field of work Sales Company Siemens Industry Software Limited, Taiwan Branch Experience level Mid-level Professional Job type Full-time Work mode Office/Site only Employment type Permanent Location(s) Hsinchu
处理器验证专家 西安、北京、上海 社招 全职 职位 ID：A96254 职位描述 1、负责自研处理器芯片的模块功能和性能验证；2、独立制定验证计划，根据芯片设计规格书，编写Feature，规划Testcase；3、独立搭建、完善验证平台，编写对应testcase，独立完成芯片验证工作；4、独立发现并定位设计缺陷。 职位要求 1、微电子/电子信息/通信/计算机等相关专业本科及以上学历；2、5年以上CPU大核乱序执行模块直接验证经验；3、熟悉处理器架构，熟悉AXI协议，熟悉CHI协议尤佳；4、熟悉system Verilog 、Verilog、UVM；5、熟练掌握perl 、python等脚本语言；6、具有formal验证经验尤佳；7、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Responsible for scheduling, designing, developing, and supporting IP models of system level memory such
处理器验证实习生 AI人才专项 热招 北京 校招 实习 芯片类 职位描述 与国内顶尖的架构师和设计验证团队工作，主要从事以下内容： 1. 处理器验证环境开发和白盒验证工作，主要集中于乱序处理器执行单元，访存单元，硬件预取单元，取指单元等模块的验证工作； 2. 业界先进的Data Path算子formal证明方法，包括单双精度，整型乘除法等复杂算子的prove； 3. Top level用例开发，基于ISG工具，分析处理器架构和微架构，开发用例Template等。 职位要求 1、微电子、集成电路、电子工程、计算机科学或相关专业；2、熟悉Verilog或SystemVerilog，了解UVM，有实际项目经验优先；3、掌握至少一种脚本语言（如Python, Perl, TCL），熟悉Linux操作系统；4、熟悉RISCV指令集或者ARM指令集优先；5、具有良好的团队合作精神，能独立思考和解决问题，有责任心和上进心，工程师素养高。 投递...
DFT工程师/专家 上海、杭州 全职 研发 - 电子 / 半导体 职位描述 1. 负责SOC Chip DFT架构定义,能够配合前端设计团队实现SoC芯片的DFT策略；2. 负责SOC芯片中的DFT相关工作，包括Scan、MBIST、ATPG、Bscan、IDDQ及HTOL向量产生及仿真等；3. 与后端工程师合作，解决DFT实现中的 timing signoff和power IR 分析的收敛；4. 负责流片后，负责ATE测试向量的生成和调试，实现测试向量的优化和解决调试中遇到的各种问题； 职位要求 1. 本科及以上学历，5年及以上相关工作经验；2. 精通Verilog语言，掌握综合、STA时序分析方法和DFT时序约束的定义；3. 熟悉Shell/TCL/Perl或Python程序,具备DFT流程开发的能力是加分项；4. 具备实现Chip DFT的规划能力，包括扫描、边界扫描，MemBIST，MemRepair等，对常用的可测性设计方法如BIST, SCAN,JTAG and ATPG有深刻的理解,具有DDR4/PCIE4等高速接口DFT设计经验是加分项；5. 能够自我激励，并具备团队合作精神； 投递...
CPU设计工程师/专家 杭州、上海 全职 研发 - 电子 / 半导体 职位描述 1. 调研业界前沿微架构设计，探索推动处理器架构创新；2. 与架构团队协同，定义高性能处理器微架构实现方案；3. 完成RTL代码实现和优化；4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。 职位要求 1. 计算机、微电子等相关专业背景，有良好的数字系统理论知识；2. 熟悉处理器指令集架构及相关编程模型；3. 熟悉处理器微架构，包括但不限于取指子系统、访存子系统、向量浮点子系统等；4. 熟悉Verilog/Systemverilog/chisel，有实际项目经验；5. 具备时序/功耗/面积（PPA）分析优化经验；6. 具备良好的团队协作能力和抽象归纳能力； 投递...
互联设计工程师/专家 深圳 全职 研发 - 电子 / 半导体 职位描述 1. 调研业界前沿互联设计，探索推动互联创新；2. 与架构团队协同，定义高性能互联总线实现方案；3. 完成RTL代码实现和优化；4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。 职位要求 1. 计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；2. 熟悉CHI、AMBA等总线和cache coherence协议；3. 熟悉Verilog，有实际项目经验；4. 具备时序/功耗/面积（PPA）分析优化经验；5. 具备良好的团队协作能力和抽象归纳能力； 投递...
Shape the Security of Tomorrows Connected World At NXP, security is at the heart of everything we build. Join one of the industrys largest and most respected security organizations and help protect billions of connected devices
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Responsibilities: Working in Cadence Flagship Emulation and Prototyping product line; Responsible for designing, developing, modifying and
Job ID 515955 Posted since 29-Jul-2026 Organization Digital Industries Field of work Research & Development Company Siemens Industry Software Limited, Taiwan Branch Experience level Mid-level Professional Job type Full-time Work mode Office/Site only Employment type Permanent
微架构工程师 上海、武汉 全职 芯片板块 职位描述 和业界顶尖研发团队一起负责AI/GPGPU芯片的微架构实现：1. 微架构探索与规范制定：从早期的高层架构探索，到微架构研究与优化，直至形成完整的设计规范；2. 为设计团队提供可实现的满足功耗、性能、面积（PPA）及时序目标的微架构文档；3. 深入分析核心业务场景与特点，挖掘架构、软硬件协同等优化潜力，开发并落地优化方案，提升产品竞争力。 职位要求 1.计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU/GPU/AI流水线结构;2. 熟悉systemverilog/verilog/C++语言；3. 熟悉GPU/CPU/AI常用的指令集；4. 有GPU/CPU/AI内部模块设计经验优先；5. 良好的沟通协作能力和文档总结能力。岗位加分项：CPU/GPU 硬件设计从业经验者优先 投递...
AI存储架构设计工程师 上海 全职 芯片板块 职位描述 岗位职责：1. AI多级存储分层架构设计 - 统筹寄存器、Shared Memory、L0/L1/L2缓存、片上全局内存、主机系统内存分层存储架构； - 定义与设计GPGPU MMU、Cache架构； - 定义与设计异步拷贝引擎cp.async、张量访存、批量DMA、MMIO寄存器访问通路，区分volatile/mmio特殊访存语义硬件实现； - 针对大模型训练/推理场景优化带宽、延迟、冲突化解、读写合并、预取策略，平衡算力与存储吞吐。2. GPU内存一致性模型（MCM）架构定义与RTL约束 - 基于Memory Consistency Model，完成GPGPU片上存储、访存流水线、多级缓存、DMA、IOMMU/SMMU整体一致性架构设计； - 定义Memory Proxy（generic/async/tensormap/fabric）硬件通路隔离、跨Proxy同步、proxy fence屏障实现规范； - 梳理Scope（CTA/Cluster/GPGPU/System）硬件可见域、VMID/SID/PASID地址翻译隔离逻辑； - 负责Release/Acquire、Fence-SC、Barrier、异步访存cp.async等同步原语硬件架构设计。2. AI加速卡虚拟化I/O存储架构设计 - 设计SR-IOV/MIG硬件虚拟化存储隔离方案，基于Stream ID、VMID实现虚拟机间DMA内存硬件隔离； - 完成SVA共享虚拟地址、PASID子流ID、IOMMU页表翻译、Stage1/Stage2两级地址映射架构；
ASIC验证实习生 北京 校招 实习 芯片类 职位描述 1. 参与多媒体NPU IP 模块级/子系统/系统级的全流程验证；2. 根据设计规格制定验证计划，根据设计及架构需求提取验证特性；3. 搭建验证环境，创建并调试验证用例，收集并分析覆盖率；4. 脚本开发，回归等日常验证任务； 职位要求 1. 工科或理科专业在职学生，电子/通信/计算机/自动化等专业加分；2. 可以实习至少6个月以上；3. 有编程经验，至少熟悉一门编程语言(c/c++/python/java/matlab/systemverilog/verilog);4. 具备较强的自学能力和团队协作精神 投递...
Monolithic Power Systems, Inc. (MPS) is one of the fastest growing companies in the Semiconductor industry. We are worldwide technical leaders in Integrated Power Semiconductors and Systems Power delivery architectures. At MPS, we cultivate creativity, are
Company Description Join a multibillion-dollar global company that brings together amazing technology, people, and operational scale to become a powerhouse in the memory industry. Headquartered in Rancho Cordova, California, Solidigm combines elements of an established, successful
Company Description WD is building the infrastructure behind the AI-driven data economy. As AI scales, so does data. Every interaction, every model, every system generates data that must be stored, managed, and made accessible over time.
The NVIDIA GPU clocks group is looking for an excellent Senior ASIC Design Engineer to join the team. The Team is responsible for crafting all aspects of GPU clocking. We collaborate with the frontend design team
Company: Qualcomm China Job Area:Interns Group, Interns Group Interim Engineering Intern - SW General Summary: 1. Handle synthesis/DFT logic insertion and ATPG pattern generation. 2. Handle physical design tasks from verilog netlist to GDS. 3. Handle Chip/Block
With us You do WORK THAT MATTERS We are the most trusted partner imaging the unknown by creating foresight capabilities quicker to discover and prevent threats. Our solutions contribute to the improvement of people’s health and
Digital RTL Engineer 深圳 社招 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 数字模块RTL设计、功能仿真及设计文档编写，参与RISC-V/DSP/AXI总线模块设计 职位要求 • 本科及以上学历，微电子、集成电路等相关专业• 3年以上数字IC设计经验• 精通Verilog/SystemVerilog，熟悉数字电路设计流程• 熟悉RISC-V或ARM架构，了解AXI总线协议• 熟练使用VCS/Verdi等仿真调试工具• 有低功耗设计经验者优先 投递...