Job ID 519465 Posted since 25-Aug-2026 Organization Digital Industries Field of work Sales Company Siemens Electronic Design Automation (Shanghai) Co., Ltd. Experience level Experienced Professional Job type Full-time Work mode Office/Site only Employment type Permanent Location(s)
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Overview: This role sits at the intersection of deep protocol expertise and direct partnership with our
芯片中端实现工程师 上海、合肥 社招 全职 数字技术 - 芯片研发 本科及以上 1-3 年 职位描述 职位详情：1. 负责模块或者子系统级别RTL to NETLIST交付，包含SDC/UPF整合和质量检查。2. 负责模块或者子系统级别SYN优化，function ECO和formal check。3. 负责模块或者子系统级别UPF整合和low power check。4. 负责模块或者子系统级别SDC整合和timing check。5. 带领后端人员完成模块或者子系统级别timing closure并产生后仿真SDF。6. 参与先进工艺中后端流程设计和调优。 职位要求 职位要求：1. 相关专业本科及以上学历。2. 熟悉linux操作系统和基本csh/tcl/python语言，有一定编程能力。3. 熟悉genus/design compiler 等综合实现流程，对综合和后端流有一定的了解。4. 熟悉primetime/xtop等时序分析和修复工具。5. 熟悉formal check/low power
NVIDIA has been transforming computer graphics, PC gaming, and accelerated computing for more than 30 years. It’s a unique legacy of innovation that’s fueled by great technology—and amazing people. Today, we’re tapping into the unlimited potential
DFT设计工程师 合肥、上海 社招 全职 数字技术 - 芯片研发 本科及以上 1-3 年 职位描述 1、负责SOC/ASIC芯片DFT可测试性设计，完成Scan、ATPG、MBIST、JTAG边界扫描等核心模块的设计、集成、调试与验证工作。2、优化芯片测试方案，负责故障覆盖率提升、测试时长及成本优化，保障芯片量产测试指标达标。3、使用主流DFT EDA工具完成设计、Pattern生成及问题排查，解决设计、时序、测试相关问题。4、配合前后端设计、ATE及量产团队，完成芯片测试调试、良率问题定位，支撑流片与量产交付。5、优化DFT设计流程，通过Tcl/Python脚本实现自动化提效，沉淀标准化设计规范。 职位要求 1、扎实掌握数字电路基础，熟悉SOC/ASIC设计、仿真及流片流程，掌握Scan、ATPG、MBIST、JTAG等DFT核心技术。2、熟悉Verilog/SystemVerilog，具备基础代码编写与调试能力，了解主流DFT EDA工具，掌握基础脚本开发者优先。3、逻辑思维清晰，学习能力、问题排查及团队协作能力良好，愿意深耕IC DFT技术方向。优先项：有DFT设计、芯片验证相关项目/实习经验；有SOC量产调试、先进工艺、低功耗DFT设计；有2.5D/3D DFT 设计经验者优先 投递...
校招-芯片验证工程师 上海、深圳、合肥 校招 正式 数字技术 - 芯片研发 硕士及以上 2027届校园招聘-正式批 职位 ID：A219232 职位描述 1. 负责数字芯片开发过程中的设计/验证工作，能够做到按时、高质量交付； 2. 负责完成各个交付节点前的质量检查包括spyglass lint/sdc/cdc/clp 等； 3. 协助上下游同事完成验证覆盖率收敛、Debug调试、时序分析、功耗调优等任务； 4. 参与并协助完成回片测试调试及量产调试工作。 职位要求 1. 熟悉Verilog/SystemVerilog RTL语法，有IP开发经验者优先； 2. 了解CPU结构，熟悉AMBA总线协议，熟悉I2C/I3C/SPI/PWM/UART等外设接口协议者优先； 3. 熟悉Linux Shell，有Perl、C、TCL、Python脚本开发经验者优先； 4. 有良好的沟通能力，能够清晰表述观点并具有良好的团队合作精神。 投递...
校招-DFT设计工程师 上海、合肥 校招 正式 数字技术 - 芯片研发 硕士及以上 2027届校园招聘-正式批 职位 ID：A111569 职位描述 1、负责SOC/ASIC芯片DFT可测试性设计，完成Scan、ATPG、MBIST、JTAG边界扫描等核心模块的设计、集成、调试与验证工作。2、优化芯片测试方案，负责故障覆盖率提升、测试时长及成本优化，保障芯片量产测试指标达标。3、使用主流DFT EDA工具完成设计、Pattern生成及问题排查，解决设计、时序、测试相关问题。4、配合前后端设计、ATE及量产团队，完成芯片测试调试、良率问题定位，支撑流片与量产交付。5、优化DFT设计流程，通过Tcl/Python脚本实现自动化提效，沉淀标准化设计规范。 职位要求 1、扎实掌握数字电路基础，熟悉SOC/ASIC设计、仿真及流片流程，掌握Scan、ATPG、MBIST、JTAG等DFT核心技术。2、熟悉Verilog/SystemVerilog，具备基础代码编写与调试能力，了解主流DFT EDA工具，掌握基础脚本开发者优先。3、逻辑思维清晰，学习能力、问题排查及团队协作能力良好，愿意深耕IC DFT技术方向。优先项：有DFT设计、芯片验证相关项目/实习经验；有SOC量产调试、先进工艺、低功耗DFT设计经验者优先。 投递...
Company: Qualcomm China Job Area:Engineering Group, Engineering Group Hardware Applications Engineering General Summary: Job Overview We are looking for a senior ASIC NPI (New Product Introduction) Support Engineer with rich end-to-end chip delivery experience. This role
Company: Qualcomm China Job Area:Engineering Group, Engineering Group ASICS Engineering General Summary: Requirements: Familiar with ASIC development, especially logic design, RTL coding, verification, synthesis, timing closure and physical design flow Familiarity with Ethernet switching concepts, such
Not only pursuing the outstanding chip performance, NVIDIA also keeps chasing for the power efficiency in every product. Perf-per-Watt is crucial to us. Power Analysis and Optimization Team is responsible for helping IP teams to define
ASIC-PD team is hiring both junior and senior engineers, whose work scope is physical design from RTL to GSDII: design quality check, synthesis, formal check, partitioning, constraint (for both design and process), async check, timing analysis/fixing/signoff,
NVIDIA has been transforming computer graphics, PC gaming, and accelerated computing for more than 25 years. It’s a unique legacy of innovation that’s fueled by great technology—and amazing people. Today, we’re tapping into the unlimited potential
The NVIDIA GPU clocks group is looking for excellent Senior Formal Verification engineers to join the team. The Team is responsible for crafting all aspects of GPU clocking. The team collaborates with the frontend design team
The NVIDIA SOC group is looking for ASIC Design and Verification Interns to join the SysASIC and Clock teams. In this position, you will participate in the design and verification of complex reset/fuse/ism/sysctrl/boot and clock-related logic
SummaryPeople here at Apple don’t just build products – we build the kind of wonder that has revolutionized entire industries. It’s the diversity of those people and their ideas that inspires the innovation that runs through
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. About the Role Join the Innovus Low Power Product Validation team to support the development and
轻量化与架构专家 北京、上海 全职 智能制造 / 工业互联网 / 工业自动化 - 研发 职位描述 1.负责架构开发前沿技术的感知、研究和应用转化；2.根据预期载荷将第一原则思想应用于结构构件的尺寸（横截面尺寸/形状、材料规格），并设计在整个车身结构中质量和空间效率高的载荷路径传递几何形状；3.能够构建早期设计阶段CAE概念模型并运行CAE分析，以改进结构设计，降低质量/成本并创建最有效的结构拓扑；4.负责概念设计阶段架构技术提升，实现仿真性能精细化评估；5.负责理想汽车多学科优化轻量化（MDO），对接安全、NVH及设计部门，输出优化报告，推动方案落实；6.负责白车身轻量化方案挖掘，包括但不限于结构、工艺、材料等，并负责推动方案落实；7.负责轻量化新技术的开发、拓展和应用，比如AI技术在多学科优化的应用等；8.协助各项目结构轻量化方案挖掘，安全、NVH难点问题优化，以及多学科交叉问题解决；9.协助团队在结构优化技术、MDO、Morph、参数化建模、DOE等相关能力提升工作；10.协助耐久集成进行轻量化的识别、推进及指标达成；11.负责轻量化与架构分析工况自动化工具及AI技术开发，支持内部工作效率提升；12.协助组长/工程师，推进轻量化及架构问题的解决； 职位要求 1.全日制本科或以上学历，机械工程、车辆工程、自动化等相关工科专业；2.熟悉汽车整车及车身结构，熟悉主流市场安全法规（GB）及第三方评级（C-IASI/C-NCAP等）的性能要求；3.任职于主机厂或者从事结构优化或轻量化相关工作至少5年；熟练使用ANSA、HyperWorks等前后处理工具，熟悉LS-Dyna、Isight、HyperStudy，熟悉Morph、DOE、MDO相关流程；4.具备一定的Python、TCL等编程能力，有自动化工具开发或AI技术应用经验者优先；5.具备创新设计思维，有独创设计的成功经验；6.较强的横向与纵向的沟通协调，工作推进能力。逻辑清晰，思考维度全面，态度严谨；7.较强的计划与执行能力，有良好团队意识和责任感；8.较强的抗压和应变能力，能接受加班情况。 投递...
耐久性能集成工程师 北京、上海 全职 智能制造 / 工业互联网 / 工业自动化 - 研发 职位描述 1.整车可靠耐久VTS目标定义与达成，负责疲劳性能仿真策划及管控2.负责耐久虚拟仿真性能达成，耐久优化方案寻找、性能平衡和最终方案决策3.耐久性能风险管控，专业对外窗口，对接项目和专业，负责虚拟状态汇报，推动项目决策耐久优化方案落地4.负责提出耐久车质量需求、评估问题风险、推动耐久车顺利交付5.牵头整车结构耐久失效的设计类问题排查、原因分析、优化方案推动决策6.牵头减重方案落地和减重目标达成，车身轻量化目标共同设定7.参与耐久仿真和试验标准规划、创建和迭代8.协助部门负责人，统筹推进耐久专业及部门运营 职位要求 1.全日制本科或以上学历，机械工程、车辆工程、自动化等相关工科专业2.熟悉汽车整车及车身结构，整车可靠耐久VTS目标定义逻辑3.任职于主机厂或者从事耐久性能开发及轻量化相关工作至少6年4.熟练使用ANSA、HyperWorks等前后处理工具，熟悉ABAQUS，Ncode，FEAFAT等强度及疲劳分析软件相关流程，并具备结构分析及优化经验，会Python、TCL等语言编程者优先考虑5.具备创新设计思维，有独创设计的成功经验6.较强的横向与纵向的沟通协调，工作推进能力。逻辑清晰，思考维度全面，态度严谨；7.较强的计划与执行能力，有良好团队意识和责任感；8.有使用Claude Code或其他AI工具进行过项目开发者经验优先 投递...
资深中后端设计工程师 北京、上海 全职 互联网 / 电子 / 网游 职位描述 1.本科/硕士学位及以上,微电子/电子/计算机等相关专业毕业,5年以上相关工作经验;2.拥有静态时序分析的经验,主导完成芯片时序收敛;参与过大型芯片日时序Timing Closure相关工作;有5nm以下工艺流片经验优先。3.熟悉SOC从RTL到GDS的完整设计流程;具备后端物理实现的技能,熟悉后端设计流程及工具。4.熟悉业界主流EDA工具的设计方法学,能够熟练使用DC/FC/PT/Tempus/Foormality/LEC/INOVUS等相关设计工具;5.熟悉Unix/Linux环境,熟练使用Tcl/Perl/Make/Python脚本编程;6.积极主动,团结合作,有独立解决问题的能力。 职位要求 - 投递...
数字后端设计工程师 北京、上海、深圳 全职 研发 - 电子 / 半导体 职位描述 1、全流程物理实现：负责数字芯片从网表到最终版图交付的完整物理设计全流程，保障芯片项目顺利流片。2、AI与自动化开发：借助 Claude Code、Codex 等 AI 辅助编码工具，开发并持续迭代芯片后端设计自动化工作流。负责沉淀相关AI command、skill、mcp、sub-agent，提升团队研发效率。3、布局布线与约束管理：参与芯片顶层及模块级布局规划、时钟树综合与布局布线。处理先进工艺下的复杂布线约束，包括但不限于 PDN Pattern、OCV、DFM、DTCO。4、PPA优化与签核：开展芯片的功耗、性能、面积优化。负责全芯片的静态时序分析、电源完整性、信号完整性分析以及 DRC/LVS/ERC 等物理验证工作。5、前后端协同：基于对端到端 RTL 设计、验证及逻辑综合的深刻理解，与前端设计团队深度协同，在项目前期介入规划以规避物理实现风险。 职位要求 1、学历专业：本科及以上学历，微电子、电子工程、集成电路等相关专业基础扎实。2、项目经验：3年以上数字芯片后端物理设计经验，具备先进工艺下完整大芯片成功流片（Tape-out）实战经验。3、核心技能：精通数字后端物理设计与签核全流程，熟练使用行业主流后端 EDA 工具（如 Innovus, FC, PT, Voltus, Redhawk, Calibre 等）。4、AI 与编程能力：熟悉 AI Coding