Digital RTL Engineer 深圳 社招 全职 智能制造 / 工业互联网 / 工业自动化 职位描述 数字模块RTL设计、功能仿真及设计文档编写，参与RISC-V/DSP/AXI总线模块设计 职位要求 • 本科及以上学历，微电子、集成电路等相关专业• 3年以上数字IC设计经验• 精通Verilog/SystemVerilog，熟悉数字电路设计流程• 熟悉RISC-V或ARM架构，了解AXI总线协议• 熟练使用VCS/Verdi等仿真调试工具• 有低功耗设计经验者优先 投递...
芯片设计工程师-RTL方向 北京 全职 互联网 / 电子 / 网游 职位描述 1 职位要求 - 投递...
芯片设计工程师-RTL方向 北京、上海、杭州 全职 互联网 / 电子 / 网游 职位描述 1.根据架构需求文档，输出芯片设计文档 2.负责相关模块RTL设计和优化，满足有竞争力的性能， 功耗和面积需求 3.负责RTL Lint，SDC，STA分析，CDC/RDC检查，配合后端团队完成芯片物理实现，实现时序收敛，满足物理验证需求 4.配合验证团队，完成芯片的功能验证和调试，实现覆盖率收敛 职位要求 1.本科以上学历 2.两年以上工作经验，熟悉前端数字设计流程和工具 (Synthesis，lint，DFT，simulator等) 3.沟通能力良好，有团队合作精神 加分项:1.有大型活动项目RTL顶层集成经验2.任何类型的片上网络相关经验，低功耗设计优化、时钟复位网络设计经验3.熟练的脚本需要编写能力(tcl，shell，python） 投递...
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into
About Analog Devices Analog Devices, Inc. (NASDAQ: ADI) is a global semiconductor leader that bridges the physical and digital worlds to enable breakthroughs at the Intelligent Edge. ADI combines analog, digital, AI, and software technologies into
SOC设计工程师（维测方向） 西安 社招 全职 职位 ID：A80076 职位描述 1、负责拆解SOC芯片维测与量产测试需求，输出 DFX 规格方案，统筹维测特性落地路径；2、负责 DFX 前端架构设计、方案制定与 RTL 开发，覆盖扫描测试、调试链路、MBIST、模拟 IP 测试接口等核心特性；3、对接前端各子系统团队，推进 DFX 特性集成落地，保障全芯片维测能力的一致性与完整性；4、协同 DFT、ATE 团队打通测试全链路，保障前端设计落地量产测试，支撑测试效率与良率提升；5、负责维测前端模块的开发交付与文档输出，支持芯片回片 bringup 与测试调试，跟进问题闭环。 职位要求 1、微电子、计算机、电子、通信、自动化等相关专业，本科及以上学历；2、3 年及以上 SoC 前端设计 / DFX相关经验，有完整流片项目经验优先；3、熟练掌握 DC/AC Scan、Boundary Scan、MBIST、模拟 IP 测试等主流 DFT 技术原理与应用；4、熟悉 ARM
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Key Responsibilities Responsible for scheduling, designing, developing, and supporting IP models of system level memory such
芯片DFT 上海 全职 芯片板块 职位描述 1. 参与制定完整的SoC芯片DFT方案。2. 完成DFT电路设计，包括Scan、Mbist、Bscan、Lbist。3. 完成DFT模式的时序约束，协助完成DFT模式的时序收敛。4. 完成DFT电路的功能验证。5. 参与芯片bring-up调试。6. 参与芯片的良率提升以及故障分析。 职位要求 1. 本科及以上学历，集成电路、微电子等相关专业。2. 3年及以上DFT工作经验，熟悉DFT电路结构，包括Scan、Mbist、Bscan、Lbist。3. 熟练使用DFT设计相关工具。4. 具备高可靠性或低DPPM芯片DFT设计经验者优先。5. 具备RTL代码编写、验证、综合及静态时序分析经验者优先。6. 富有事业心和团队精神，沟通表达能力良好，良好的英文读写能力。 投递...
芯片资深DFT 上海 全职 芯片板块 职位描述 1. 参与制定完整的SoC芯片DFT方案。2. 完成DFT电路设计，包括Scan、Mbist、Bscan、Lbist。3. 完成DFT模式的时序约束，协助完成DFT模式的时序收敛。4. 完成DFT电路的功能验证。5. 参与芯片bring-up调试。6. 参与芯片的良率提升以及故障分析。 职位要求 1. 本科及以上学历，集成电路、微电子等相关专业。2. 5年及以上DFT工作经验，熟悉DFT电路结构，包括Scan、Mbist、Bscan、Lbist。3. 熟练使用DFT设计相关工具。4. 具备高可靠性或低DPPM芯片DFT设计经验者优先。5. 具备RTL代码编写、验证、综合及静态时序分析经验者优先。6. 富有事业心和团队精神，沟通表达能力良好，良好的英文读写能力。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Position Overview: Principal Project Manager - AE This position is responsible for leading a cross-functional, matrix
AI 工程师 - 端侧与边缘计算 (计算架构与硬件实现方向) 上海 全职 互联网 / 电子 / 网游 职位描述 在这个岗位中，你将驱动软硬件的协同开发，负责将复杂的 AI 模型部署到专用的机器人边缘设备上。你的工作将连接深度学习算法与底层硅芯片，从计算机体系结构的全局视角出发，基于 ASIC、FPGA 等底层硬件构建异构计算系统。你的目标不仅是确保机器人在物理世界中能够在严格的功耗、内存和算力限制下智能且自主地运行，更要通过卓越的工程化能力，保障系统在复杂环境中高可靠、长时稳定地运行。核心职责计算架构与系统落地： 面向机器人的复杂 AI 负载（如感知、控制与决策模型），设计低延迟、高能效的异构计算体系结构，并在 ASIC 等端侧平台上完成深度适配、模型调度与高效落地。RTL 开发与 FPGA 加速： 编写、验证并优化 RTL，为端侧推理引擎构建定制化、高性能的 FPGA 硬件加速单元。端侧部署与高可靠工程保障： 负责深度学习模型在目标边缘硬件上的端到端部署与性能调优。建立严格的工程标准与测试流程，处理复杂的系统级容错与异常态，确保边缘计算基座的鲁棒性。AI 原生研发工作流： 在架构探索、RTL 编写、Testbench 生成及底层系统代码开发的全周期中，深度且高频地使用Coding Agent，把Agent当作工程流水线的一部分。紧跟业界最新AI Agent应用范式及最佳实践，持续更新迭代个人Agent使用模式。 职位要求 计算机科学、电子工程、计算体系结构或相关领域的本科及以上学历（硕士/博士优先）。具备扎实的计算体系结构理论基础，深刻理解底层内存层级、带宽管理及计算单元设计。异构硬件实现能力：
SoC设计工程师/专家 上海、杭州 全职 研发 - 电子 / 半导体 职位描述 1. 负责芯片微架构定义，IP选型，FPGA原型，RTL设计/集成；2. 负责IP级，子系统级到SOC级的全流程设计/集成/检查；负责核心技术自研；3. 支持SOC验证/底软的开发和调试，支持综合实现团队的PPA优化 ；4. 负责前端集成/设计检查/数据分析工具的定义和开发； 职位要求 1. 电子，通信或计算机本科及以上学历；2. 有扎实的RTL编码能力和设计经验，精通TCL/Perl/Python等脚本语言；3. 有FPGA原型设计/调试能力；4. 具备如下专业领域的一项或者多项的设计/集成经验： a. 多媒体(ISP, Display, Audio, Video, .) b. Core（CPU, GPU, NPU, …) c. 高速接口(DDR, PCIe, USB, SATA, D2D,
原型验证工程师/专家 上海、杭州 全职 生产 / 制造 / 加工 - 电子 / 电器 / 半导体 / 仪器 / 仪表 职位描述 1. 独立搭建原型验证平台，构建原型验证case，并最终完成原型验证的signoff工作；2、从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA)。3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例.5. 维护仿真系统，支持软件团队在仿真平台上的工作。 职位要求 1. 具备丰富的原型验证经验，熟悉原型平台EMU和FPGA(Palladium, zebu, HAPS,等)2. 至少具备以下几个方面的领域知识之一： a. 精通CPU core(RISCV)，多核一致性，总线访存，MMU，性能等方面的验证 c. 精通Mesh总线, 如总线通路，一致性，流控，RAS等验证
CPU设计工程师/专家 杭州、上海 全职 研发 - 电子 / 半导体 职位描述 1. 调研业界前沿微架构设计，探索推动处理器架构创新；2. 与架构团队协同，定义高性能处理器微架构实现方案；3. 完成RTL代码实现和优化；4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。 职位要求 1. 计算机、微电子等相关专业背景，有良好的数字系统理论知识；2. 熟悉处理器指令集架构及相关编程模型；3. 熟悉处理器微架构，包括但不限于取指子系统、访存子系统、向量浮点子系统等；4. 熟悉Verilog/Systemverilog/chisel，有实际项目经验；5. 具备时序/功耗/面积（PPA）分析优化经验；6. 具备良好的团队协作能力和抽象归纳能力； 投递...
互联设计工程师/专家 深圳 全职 研发 - 电子 / 半导体 职位描述 1. 调研业界前沿互联设计，探索推动互联创新；2. 与架构团队协同，定义高性能互联总线实现方案；3. 完成RTL代码实现和优化；4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。 职位要求 1. 计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；2. 熟悉CHI、AMBA等总线和cache coherence协议；3. 熟悉Verilog，有实际项目经验；4. 具备时序/功耗/面积（PPA）分析优化经验；5. 具备良好的团队协作能力和抽象归纳能力； 投递...
CPU验证工程师 上海、杭州 全职 研发 - 电子 / 半导体 职位描述 你将作为CPU团队一员参与打造行业领先的RISC-V高性能通用处理器，探索业界和学术界领先的技术创新。通过成熟完善的开发流程，将处理器产品高质量的交付市场和客户。- 分析需求和设计文档，理解处理器架构和微架构，分解测试点，编写测试向量。- 理解验证策略和计划，根据验证方案搭建模块级或系统级验证平台和环境。- 执行RTL或门级仿真，分析仿真结果，调试和定位缺陷。- 编写功能覆盖率，分析和提升代码和功能覆盖率。 职位要求 - 计算机科学、电子信息工程、微电子等相关专业硕士或博士研究生。- 具备CPU、NPU或GPGPU验证相关经验。- 精通SystemVerilog 和 UVM方法学，能够独立搭建模块验证环境。- 熟练掌握至少一种脚本编程语言。- 具备优秀的分析问题和调试缺陷的能力。- 具备良好的沟通表达和团队协作能力。满足以下任意一项为加分项：- 熟悉计算机体系架构。- 熟悉RISC-V、ARM、X86等CPU指令集架构。- 熟悉形式验证方法，具备形式验证交付经验。- 硬件仿真器或FPGA平台测试和调试经验。 投递...
CPU验证专家 杭州、上海 全职 研发 - 电子 / 半导体 职位描述 你将作为CPU团队一员参与打造行业领先的RISC-V高性能通用处理器，探索业界和学术界领先的技术创新。通过成熟完善的开发流程，将处理器产品高质量的交付市场和客户。- 分析需求和设计文档，理解处理器架构和微架构，分解测试点，编写测试向量。- 制定验证策略和计划，根据验证方案搭建模块级或系统级验证平台和环境。- 执行RTL或门级仿真，分析仿真结果，调试和定位缺陷。- 编写功能覆盖率，分析和提升代码和功能覆盖率。- 评估验证质量，制定和落实验证质量提升改进计划。- 改进验证流程方法，提升验证工作效率。- 指导团队新人完成验证工作。 职位要求 - 计算机科学、电子信息工程、微电子等相关专业硕士或博士研究生。- 具备8年以上CPU验证相关经验。- 精通SystemVerilog 和 UVM方法学，能够独立搭建模块验证环境。- 熟练掌握至少一种脚本编程语言。- 具备优秀的分析问题和调试缺陷的能力。- 具备良好的沟通表达和团队协作能力。满足以下任意一项为加分项：- 熟悉计算机体系架构。- 熟悉RISC-V、ARM、X86等CPU指令集架构。- 熟悉形式验证方法，具备形式验证交付经验。- 硬件仿真器或FPGA平台测试和调试经验。 投递...
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology. Responsibilities: Working in Cadence Flagship Emulation and Prototyping product line; Responsible for designing, developing, modifying and
安卓应用开发实习生 深圳 校招 实习 软件研发类 职位描述 1. 组件构建与交付负责Android时钟组件的AAR打包及模块化拆分工作对接业务团队完成组件集成与交付管理多版本代码合入流程，确保代码按时合入目标分支跟进业务方的测试流程，收集测试反馈并推动问题闭环2. 多语言本地化支持修复国际化场景下的UI适配问题（含文案截断、换行异常、字体兼容性、RTL布局等）协同设计师制定视觉修复方案，配合本地化团队完成地区特性适配主导周度版本构建及全流程测试（包含自动化测试用例执行）编写单元测试用例3. UI缺陷修复UI缺陷的定位与修复（布局对齐、色彩异常、状态切换等）根据设计规范还原UI效果，确保视觉一致性完成修复全流程闭环（开发-自测-提测-进版）4. 性能适配与测试验证基于设备性能特征的内存配置优化针对缓存策略的适配调优执行代码提交后的性能影响验证（内存占用/流畅度/系统负载） 职位要求 计算机相关专业本科及以上学历在读熟悉Android应用开发，有实际项目经验掌握Git版本控制工具，能独立处理合并冲突熟练使用Gradle构建工具精通Java/Kotlin语言，具备单元测试编写能力理解Android系统框架及系统级应用开发优先具备多语言环境开发经验者优先熟悉Android性能优化工具（Systrace/Perfetto/MAT）优先 投递...
AI存储架构设计工程师 上海 全职 芯片板块 职位描述 岗位职责：1. AI多级存储分层架构设计 - 统筹寄存器、Shared Memory、L0/L1/L2缓存、片上全局内存、主机系统内存分层存储架构； - 定义与设计GPGPU MMU、Cache架构； - 定义与设计异步拷贝引擎cp.async、张量访存、批量DMA、MMIO寄存器访问通路，区分volatile/mmio特殊访存语义硬件实现； - 针对大模型训练/推理场景优化带宽、延迟、冲突化解、读写合并、预取策略，平衡算力与存储吞吐。2. GPU内存一致性模型（MCM）架构定义与RTL约束 - 基于Memory Consistency Model，完成GPGPU片上存储、访存流水线、多级缓存、DMA、IOMMU/SMMU整体一致性架构设计； - 定义Memory Proxy（generic/async/tensormap/fabric）硬件通路隔离、跨Proxy同步、proxy fence屏障实现规范； - 梳理Scope（CTA/Cluster/GPGPU/System）硬件可见域、VMID/SID/PASID地址翻译隔离逻辑； - 负责Release/Acquire、Fence-SC、Barrier、异步访存cp.async等同步原语硬件架构设计。2. AI加速卡虚拟化I/O存储架构设计 - 设计SR-IOV/MIG硬件虚拟化存储隔离方案，基于Stream ID、VMID实现虚拟机间DMA内存硬件隔离； - 完成SVA共享虚拟地址、PASID子流ID、IOMMU页表翻译、Stage1/Stage2两级地址映射架构； -